半導体製造プロセスの微細化によって，LSIの経年変化による性能劣化など信頼性の問題が深刻になっている。チップの製造前に信頼性に影響を与える要因を検証したい。その要求に応えるのが，信頼性解析（reliability analysis）である。
以下では，LSIの信頼性へ影響を与える要因として，アンテナ効果やESD（electrostatic discharge），エレクトロ・マイグレーション，ホット・キャリア，NBTI（negative bias temperature instability），PBTI（positive bias temperature instability）を採り上げる。
アンテナ効果の検証
微細化が進展したため，チップのエッチング工程などで配線パターン上に電荷が蓄積する現象が顕在化している。これがゲート電極を通じて素子に流れ込むと，素子の性能劣化が生じる。これをアンテナ効果と呼ぶ。
この現象は，ゲート電極に接続する配線パターンから予測できる。このため，自動レイアウトツールに配線パターンのチェック機能が組み込まれるようになった。また，レイアウト検証ツールの図形処理機能を用いた検証機構も実用化されている。
ESDの検証
帯電した人体や機器などから生じる静電気放電をESDと呼ぶ。LSIの微細化や機器の軽薄短小化が進んだことで，機器のESD耐性が低下し，機器の内外で発生した静電気が機器の動作に影響を与える危険性が高まっている。そこで，ESDによる破壊を防ぐために，設計段階でESD耐性を検証し最適化しておく必要性が上がってきた。
ESDの検証では，放電特性をモデル化してシミュレーションすることは技術的には可能である。しかし，近年の大規模なLSIに対して，チップ全体の放電経路や特性をシミュレーションすることは，処理時間の観点で現実的とは言えない。
現段階では，ESD耐性を確保するための設計制約を設定し，レイアウト検証ツールの図形処理機能などを用いて検証しているのが実情である。検証の高精度化に向けては，物理現象に忠実なESD検証手法実現が望まれている。
エレクトロ・マイグレーションの検証
配線に大きな電流密度の電流が流れ続けることによって金属原子の移動が発生し，断線などが生じることが知られている。これをエレクトロ・マイグレーションと呼ぶ。この現象は，配線の微細化・薄膜化と回路の大規模化にともなう電流密度の増大により，その深刻さが増してきている。基本的には，IRドロップの検証と同一のEDAツールを用いてエレクトロ・マイグレーションも検証されるケースが多い。
具体的には，各信号の変化を確率的な手法，またはシミュレーションを用いたダイナミックな手法により推定する。これで信号ラインや電源ラインに流れる電流値を算出し，瞬時電流や平均電流といったエレクトロ・マイグレーションの規格値を満たしているかを見る。
ホット・キャリアなどの解析
素子のスイッチング時にエネルギーを得た電子・正孔がゲート酸化膜中に注入されるホット・キャリアや，トランジスタのゲートに負のバイアスを印加することで生じるNBTI，トランジスタのゲートに正のバイアスを印加することで生じるPBTIなどが，素子性能を経年的に変化させることが知られている。EDAツールなどを使った自動回避の検討はいまだ不十分であるが，劣化量を回路シミュレーションにより推測する手法は実用化されている。
