EDA・ソフトウエア 強いLSIやボードを設計するための
 

レイアウト検証とは

layout verification

2009/01/13 09:00
印刷用ページ

改訂版EDA用語辞典とは・著者一覧

 レイアウト検証は,ポリゴン・エディタや自動レイアウト設計ツールで作成した,あるいは作成途中のマスク・レイアウトに対して適用する。レイアウトの形状が設計ルールを満たしているか,またはレイアウトが論理・回路設計結果通りに作られているかをチェックする。

 この検証では,通常,専用のEDAツールを使う。検証内容は図形処理手順としてルール・ファイルに定義されている。検証結果は,ツールのGUIなどを経由して見られるようになっている場合が多い。検証項目は以下のように三つに分けられる。
(1)DRC(design rule checking):製造装置の制約から決まる幾何学的な設計ルールを満足しているかどうかを検証する。
(2)LVS(layout versus schematic):論理・回路設計結果のデバイス(トランジスタなど)や,デバイス間の接続が,レイアウト設計で正しく実現されているかを検証する。また,デバイスの形状に関するパラメータの抽出もここで行う。これは寄生パラメータ抽出ツールへの入力情報として使われる。
(3)ERC(electrical rule checking):レイアウトのパターンの電気的な設計ルールを検証する。LVSの一部として行われることが多い。アンテナ・チェックなどを独立した検証項目とすることもある。

前処理として図形論理演算を実行

 DRCとLVSを実行するEDAツールの処理の手順を図1に示した。どちらも最初に前処理として図形論理演算を実行している。レイアウト設計結果は,基本的にマスク層ごとに分類された多角形(ポリゴン)の集合である。これらのポリゴンの位置関係によって,素子や配線の領域となる(図2)。


【図1 レイアウト検証の処理の流れ】出典は日本シノプシス。 (画像のクリックで拡大)

【図2 図形論理演算の例】出典は日本シノプシス。 (画像のクリックで拡大)

 DRCでは,図形論理演算によってチェック対象の図形を分離する。そして,図形の幅や間隔,距離,包含などが設計ルールを満たしているかをチェックする(図3)。


【図3 寸法チェックの例】出典は日本シノプシス。 (画像のクリックで拡大)

ネットリストを再構成

 一方LVSでは,図形論理演算で分離した図形を基に,デバイスを抽出したり(図4),電気的な接続があるかどうかをチェックする。このチェックと同時に,ポリゴンに与えられているテキスト情報を基にして,オープンやショートのチェックも実行する(図5)。


【図4 デバイス(トランジスタ)認識の例】出典は日本シノプシス。 (画像のクリックで拡大)

【図5 オープン/ショート検証の例】出典は日本シノプシス。 (画像のクリックで拡大)

 こうしてレイアウト・パターンから抽出したデバイスと接続情報から,ネットリストを再構成する。そして,このネットリストと,論理・回路設計結果のネットリストを突き合わせて,レイアウトの正当性を検証する。

 レイアウト設計でデバイスの分割や等価な論理の入れ替えなどが行われるため,二つのネットリストの比較では,デバイスの数が一致するとは限らない。そこで論理的な等価性やデバイスのプロパティなどを基に照合を行う。不一致が見つかった場合は,双方のネットリストでの不一致点をEDAツールのGUIなどを使って確認できる場合が多い。

守備範囲が広いLVS

 このほかLVSツールでは,デバイス・パラメータ抽出(図6)や,アンテナ・チェックなどの機能を備えることもある。このうちデバイス・パラメータ抽出機能は,プロセス微細化で重要性が増している。周辺にあるマスク・レイアウトのパターン形状によって,トランジスタの特性が変わるからである。LVSでデバイスの形状パラメータを抽出して,この特性解析に使う。


【図6 デバイス・パラメータ抽出の例】出典はUniversity of California, BerkeleyのBSIM4.3.0 MODEL Enhancement and Improvements Relative to BSIM4.2.1。 (画像のクリックで拡大)

 後者のアンテナ・チェックは,製造工程に関係する。製造の途中で出来上がった配線パターン上に電荷がたまり,MOSゲート酸化膜の絶縁破壊が発生することがある(図7)。これを防ぐためには,電荷が溜まりやすい場所を見つけ出して,設計変更する。その溜まりやすい場所を見つける機能がアンテナ・チェックである。


【図7 アンテナ・チェックの例】出典は日本シノプシス。 (画像のクリックで拡大)

 さらに,レイアウト検証ツールはその強力な図形処理機能により,DFM(design for manufacturability)でも使われる機会が増えている。例えば,ルール・ベースOPC,ダミー・メタル挿入,クリティカル・エリア解析などである。

<技術者塾>
電源制御と主回路の定式化手法(2日間)
~状態平均化法によるコンバータの伝達関数の導出と制御設計の基礎について事例を基にわかりやすく解説~



これまでの電源設計の教科書にはない新しい見地から基礎理論および実践例について解説するとともに、「系の安定度」の問題点と解決手法についても解説します。今年3月に発刊した「スイッチング電源制御設計の基礎」(日経BP社刊)をベースに最新の内容を解説いたします。詳細はこちら

【日時】:2015年9月28~29日 10:00~17:00 (開場9:30)予定
【会場】:化学会館(東京・御茶ノ水)
【主催】:日経エレクトロニクス

コメントする
コメントに関する諸注意(必ずお読みください)
※コメントの掲載は編集部がマニュアルで行っておりますので、即時には反映されません。

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング