アナログ-デジタル混在シミュレータ（analog digital mixed signal simulator）は，アナログ回路とデジタル回路（論理回路）が混在したLSIを効率良く模擬動作するEDAツールである。特に，アナログ回路とデジタル回路が一体になって初めて意味のある動作をするチップの検証に役立つ。逆に言えば，アナログ回路とデジタル回路が1チップに載っていても，それらが独立して動作するような場合は，アナログ回路とデジタル回路を個別に検証した方が良い場合もある。通常，アナログ-デジタル混在シミュレータ(以下，アナ-デジ混在シミュレータ)は時間領域の解析（過渡解析）のみを行なう。
アナ-デジ混在シミュレータによる検証が有効な回路として，例えば，PLLやミキサ，モデム，コーデック，変復調回路などが挙げられる。アナ-デジ混在シミュレータを使うと，チップ全体の特性が検証できる上，アナログ回路と論理回路との間のインタフェースを検証することができる。アナ-デジ混在シミュレータは，従来はカスタムLSIやASSP（application specific standard product）の設計に利用されていたが，アナログのマクロセルが用意されるにつれてASICの設計でも使われ始めた。
トップダウン設計を支援
アナ-デジ混在シミュレータでは，アナログ部，デジタル部とも抽象度の高い設計データを入力できるようになっている場合が多い。すなわち，デジタル部はゲート・レベルだけでなく，RTL（register transfer level）や動作レベルで設計できる。また，アナログ部でも，トランジスタ・レベルだけではなく，機能レベルのモデル（例えばオペアンプのマクロモデルなど），動作レベルのモデル（線形方程式や非線形方程式，信号フロー・グラフ，伝達関数など）が扱える。
このため，回路シミュレータでは処理時間が長すぎて検証不能な複雑なアナ-デジ混在LSIの動作を，アナ-デジ混在シミュレータならば検証できることが少なくない。例えばASICでは，トランジスタ・レベルの設計が完了したアナログ・マクロセルに対して，アナログ動作レベル（後述する）のモデルを用意しておく。ユーザが論理合成ツールに入力するRTL記述を用意した段階で，アナログ動作レベル・モデルと一緒にして，チップ全体をシミュレーションする。アナログ回路と論理回路間の接続誤りがないか，チップ全体としてねらい通りに動作しているかなどが検証できる。
この例のように，アナ-デジ混在シミュレータを利用すると，論理LSIで普及しているトップダウン設計手法を，アナ-デジ混在LSIにも適用しやすくなる。設計の上流で問題点を解決しておけば，設計の下流で何度も設計を手直しする必要がなくなる。特に，チップ全体の方式検討やアルゴリズム検討の段階で威力を発揮する。
アナログHDLの標準化が鍵
近年，マルチメディア機器向けの複雑なアナ-デジ混在LSIの設計が増えている。このようなチップの設計者にとってアナ-デジ混在シミュレータを利用したトップダウン設計は魅力的なはずである。しかし，回路シミュレータに比べるとそれほど普及していない。その原因は，標準的なアナログ・ハードウエア記述言語（アナログHDL）の不在と，それで記述したモデルの利用技術の未成熟さといえる。
論理回路向けのハードウエア記述言語としては，VHDLとVerilog-HDLが共にIEEE標準にもなり，業界標準としても広く普及している（関連ページ：EDAの標準化）。しかし，アナログの世界では，回路シミュレータ「Spice」の形式以外には，業界標準と言えるものがない。上述したアナログの機能レベルや動作レベルで使うアナログHDLとしては，VHDL-AMSがやっと標準化されたばかりだ。アナ-デジ混在シミュレータのベンダーの専用言語がまだ多いのが現状といえる。
EDAベンダーによっては，主要部品の回路ライブラリ（モデル）を用意しているところもあるが，モデルに記述された動作をよく理解していないと，期待した精度や速度を得ることは難しい。設計者自身がモデルを記述することが望ましいが，アナログ設計は回路図主体であり，言語を用いた設計への敷居はまだ高い。
今のところ，デジタル設計で動作記述を用いたトップダウン設計の恩恵を経験している一部の設計者が牽引役となって，アナ-ディジ混在シミュレータの普及活動を試みている段階といえる。普及に向けた本格的な取り組みが始まるのはこれからだ。
論理回路向けのHDLであるVHDLとVerilog-HDLのアナログ拡張版はそれぞれVHDL-AMS，Verilog-Aと呼ばれる。前者はアナ-デジ混在モデルの記述も可能でIEEEでの標準化作業が1999年春に完了した。後者はアナログのみの記述が可能で，米OVI（Open Verilog International）標準になっている。VHDL-AMSと同様,アナ-デジ混在への拡張版である，Verilog-AMSもOVIおよびIEEEで標準化が検討されている。
インタフェース機構が必要
アナ-デジ混在シミュレータは，基本的に，アナログ回路を扱う回路シミュレータ部と論理回路を扱う論理シミュレータ部が一体になったものだ。このため，アナログ信号値（連続量）とディジタル信号値（離散）との変換機構や，アナログ回路解析の時間（タイム・ステップ）と論理回路解析の時間(イベント発生時間)の調整機構といったインタフェース機構が必要である。
開発の経緯などによって，アナ-デジ混在シミュレータは2種類に大別できる（日経エレクトロニクス1995年8月21日号の「アナ-ディジ混在回路設計自動化の扉が開く」を参照）。1つは回路シミュレータ部と論理シミュレータ部，およびインタフェース機構を初めから一体として開発するもの。データベースもアナログ部とデジタル部で共有する。もう一方は，もともと独立して開発した回路シミュレータと論理シミュレータをインタフェース機構で結合する。
インタフェース機構の効率は前者が優れており，扱える回路の幅も広く，アナ-デジ混在シミュレータとしては有利といえる。ただし，回路シミュレータ，論理シミュレータそれぞれに使い慣れたものがある場合は多い。これらをインタフェース機構で結合すると，インタフェースの効率は落ちるが，使いやすさでは有利なことも少なくない。
このEDA用語辞典は，日経エレクトロニクス，1996年10月14日号，no.673に掲載した「EDAツール辞典（NEC著）」を改訂・増補したものです。
