前回は,Serial ATAの規格認証試験に導入された新しい計測規準の内容とともに,新基準への計測側の対応について解説しました。今回は,こうした計測の下準備について説明します。(連載の目次はこちら

 Serial ATAの信号計測では,フィクスチャを利用して被測定機器とオシロスコープを直接接続します。ただし単純に接続しただけでは,被測定機器が信号を出しません。試験に向けて自動的に繰り返しパターンを発信し続けるBIST(built-in self test)モードに移行させる必要があります。

 UTDでは,試験信号を発生させるためには,BISTの使用を推奨しています。デバイスの場合,通常のSerial ATAの通信手段によってホスト側から「BIST Activate FIS」と呼ぶ制御信号を送ることで,BISTモードに切り替えることができます。BIST Activate FISにはいくつかのオプションがあります。デバイスが送られてきたデータ・パターンを繰り返し送信し続ける「Tオプション(far end transimit only mode)」,定期的に送信される物理層の制御のためのALIGNプリミティブの送信を取りやめる「Aオプション(align bypass)」,通常送信する前にかけられるスクランブル操作を取りやめるモード「Sオプション(bypass scrambling)」です。Serial ATAの試験では,これら三つの試験モードで動作する必要があります。

 オプションを指定すると,BIST Activate FISのデータで指定した試験信号を連続的に繰り返し送信させることができます。UTDの中では,デバイスおよびホストは,BISTとT, A, Sの各オプションに対応していることが求められています。

外部信号発生器を使う場合大きすぎはダメ

 計測する試験対象が,BISTや各オプションに対応していない場合には,試験信号の発生器を別途用意する必要があります。

 IWでは,装置が大掛かりだったり,設定に時間がかかったりなど試験の妨げとなるようなものは,認められません。IWの試験会場が一般のホテルの部屋で行われるからであり,試験時間が限られていること,また素早く移動できなければならないことからです。ただし,ホストとフィクスチャの接続切り替えの手間を省くことができるので,ドライブ・メーカーでは大規模な専用の試験装置を用いているケースが多くあります。

 BISTの機能は物理層(PHY)チップに内蔵されています。PHYチップを直接制御することができれば,BIST Activate FISをホストから送信することなく所望のテスト・パターンを送信させることができます。

 Serial ATAのPHYチップでは,BISTに向けたレジスタを搭載したものが多くあります。デバイスに搭載するファームウエアによって,このレジスタ中の受け取ったBIST Activate FISを解釈してBISTモードに移行させます。従って,同じPHYチップを使っていても,ファームウエアによってBIST activate FISに対応するものと,そうでないものがあることに注意が必要です。対応していない場合には,シリアル・インタフェースを介してPHYチップを直接設定することでBISTモードに移行させます。