EDA・ソフトウエア 強いLSIやボードを設計するための
 

セル・キャラクタライゼーションとは

2009/01/13 09:00
印刷用ページ

改訂版EDA用語辞典とは・著者一覧

 セル・キャラクタライズとは,論理回路のタイミング解析(遅延解析)や電力解析に必要な数値情報を,セル単位であらかじめ用意することを言う。一般に,セルは複数のMOSトランジスタで構成され,スタンダード・セルやハード・マクロセルとも呼ばれる。

 セル・キャラクタライズでは,SPICE(Simulation Program with Integrated Circuit Emphasis)のような回路シミュレーションを使って,データを収集する。このデータは,EDA標準化機関の米Si2(Silicon Integration Initiative)が制定した「Liberty」形式で記述することが一般的である。

 以下では,最初に遅延解析用のセル・キャラクタライズを,次に電力解析用を説明する。

最初は線形式で近似

 遅延解析に必要なセルの数値情報(遅延モデル)は,時代を経るにつれて複雑になってきた。遅延モデルに対して最も影響があるのは,セルの出力負荷容量である。初期の遅延モデルは,出力負荷容量をCとして,遅延値は,K1+K2×Cの1次式(K1,K2は固定値)で表していた。ここでCは,セルの出力ピンにつながる配線の総容量(Cwire)と,次段ゲートの入力ピンのゲート容量(Cin)の和となる。Cwireはレイアウト結果の配線情報からLPE(layout parameter extraction)を使って求める。それ以外のK1,K2, Cinは,回路シミュレータで求めることになる(図1(a))。


【図1 遅延計算モデルの変遷】線形モデルからNLDMを経て,電流源モデルへと移り変わってきた。出展はルネサス テクノロジ。 (画像のクリックで拡大)

 次に登場した遅延モデルはNLDM(non-linear delay model)である(図1(b))。MOSトランジスタで構成したセルの遅延値が負荷容量に対して非線形に変化することに着目して開発された。またセルの入力ピンに印加する電圧波形(入力スルー)も,このモデルでは考慮されている。

 すなわちNLDMでは,入力スルー値と負荷容量を決めれば,遅延値が決まる。実際には,複数の入力スルー値と負荷容量をインデクスとした,2次元のルックアップ・テーブルとして遅延モデルを記述する。インデクスにない入力スルーと負荷容量の条件に対しては,補間によって遅延値を決める。

 なお次段のセルの遅延計算には,次段セルの入力スルーが必要である。この入力スルーは,該当セルの出力スルーと等価なことから,出力スルーについても,2次元のルックアップ・テーブルとして定義しておく。

配線抵抗を考慮

 やがて,NLDMも限界を迎える。プロセスの微細化で,配線抵抗の影響が無視できなくなったからである。そこで,配線部分をRCネットワークとして扱うようになる。NLDMでは,配線抵抗による遮蔽効果を考慮し,負荷の等価容量値(effective C)を算出して,遅延計算する。

 配線抵抗を含む回路の遅延計算では,セルの出力ピンから流れ出る(あるいは流れ込む)電流の過渡応答が重要であることから,電流源モデルが登場し,現在主流の遅延モデルとなっている。電流源モデルは,NLDMと同じくルックアップ・テーブル形式だが,各点には遅延値やスルー値の代わりに,出力ピンから流れ出る電流の過渡応答が定義されている。

 そして,この電流の過渡応答から電圧応答波形を計算して,遅延値を算出する(図1(3))。なお,米Synopsys, Inc.が提唱する電流源モデルをCCS(Composite Current Source Model),米Cadence Design Systems, Inc.が提唱するモデルをECSM(Effective Current Source Model)という。

タイミング・アーク別に計算

 遅延モデルは,セル内部の信号経路別や,さらに信号変化の方向別,さらに他の信号の状態別にも定義されている。例えば2入力1出力のNANDゲートのセルを考える(図2(a))。このセルでは,A→Y,B→Yの2つの経路が存在する。各々の経路について出力が0→1に変化する立ち上がり(rise)動作と,出力が1→0に変化する立下り(fall)動作の合計4通りの動作が存在する。この動作ごとにキャラクタライズが必要で,動作の1つひとつを「タイミング・アーク」と呼んでいる。


【図2 タイミング・アークと状態依存】キャラクタライズはタイミング・アーク別に行われる。同じタイミング・アークでも他の入力ピンの状態に依存して,特性が変わることもある。出典:ルネサス テクノロジ。 (画像のクリックで拡大)

 また,図2(b)に示す4入力の複合ゲートを考える。D→Y(fall)のタイミング・アークは,残りのA,B,Cの論理状態に依存して遅延値が変化する。このような場合,残りのピンの状態ごとにキャラクタライズが必要である。同じタイミング・アークでありながら,他のピンの状態によって特性が変わる場合を状態依存と呼んでいる。

消費電力解析用モデル

 消費電力は,待機時に消費されるリーク電力と,入出力ピンに論理変化が生じた時に消費される動作電力に分かれる。さらに動作電力は,セルの内部で消費されるインターナル電力と,セル外部の負荷容量の充放電で消費されるスイッチング電力に分かれる。このうちセル・キャラクタライズの対象となるのは,リーク電力とインターナル電力である。

 前者のリーク電力は,入力の状態が決まれば唯一の値に決まる。このため状態依存の固定値として定義される。

 一方,インターナル電力の扱いは次のようになる。出力ピンの論理変化に伴う消費電力は,出力ピンに割り付けられ,入力スルーと出力負荷の2次元テーブルで定義する。出力ピンの論理変化を伴わない入力ピンの変化による消費電力分は,入力ピンに割り付けられ,入力スルーのみに依存した1次元テーブルで定義される。なお,それぞれ状態依存を持つことがある。

<技術者塾>
電源制御と主回路の定式化手法(2日間)
~状態平均化法によるコンバータの伝達関数の導出と制御設計の基礎について事例を基にわかりやすく解説~



これまでの電源設計の教科書にはない新しい見地から基礎理論および実践例について解説するとともに、「系の安定度」の問題点と解決手法についても解説します。今年3月に発刊した「スイッチング電源制御設計の基礎」(日経BP社刊)をベースに最新の内容を解説いたします。詳細はこちら

【日時】:2015年9月28~29日 10:00~17:00 (開場9:30)予定
【会場】:化学会館(東京・御茶ノ水)
【主催】:日経エレクトロニクス

コメントする
コメントに関する諸注意(必ずお読みください)
※コメントの掲載は編集部がマニュアルで行っておりますので、即時には反映されません。

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング