半導体デバイス 半導体デバイスの最新情報・トレンドを知る
 

0.4V駆動LSIに道、LEAPなどがチップ間の性能ばらつきを基板バイアスで半減

大下 淳一=日経BP半導体リサーチ
2013/12/10 06:00
印刷用ページ
SOTBトランジスタの構造
SOTBトランジスタの構造
[クリックすると拡大した画像が開きます]
チップ間ばらつきを基板バイアスで改善
チップ間ばらつきを基板バイアスで改善
[クリックすると拡大した画像が開きます]
インバータ遅延のばらつきは改善
インバータ遅延のばらつきは改善
[クリックすると拡大した画像が開きます]
駆動電流比のばらつきに着目
駆動電流比のばらつきに着目
[クリックすると拡大した画像が開きます]
論理ゲートの種類によらず遅延ばらつきが改善
論理ゲートの種類によらず遅延ばらつきが改善
[クリックすると拡大した画像が開きます]

 超低電圧デバイス技術研究組合(LEAP)と電気通信大学、東京大学生産技術研究所は、0.4V程度の低電圧で駆動できる薄膜BOX構造の完全空乏型SOIトランジスタ(SOTBトランジスタ)において、基板バイアスを印加することでチップ間の性能ばらつきを抑制できることを実証した(講演番号33.2)。

 SOTBトランジスタはもともと、バルクCMOSトランジスタに比べてチャネルへの添加不純物量を減らすことができ、不純物起因のしきい値電圧ばらつき(不純物ばらつき)を小さくできるという特徴がある。LEAPでは従来この特徴を生かして、近接トランジスタ間のしきい値電圧ばらつきを抑制し、SRAMを0.4V未満で駆動できることを示してきた(関連記事)。センサ・ネットワークなどで求められる「低電力マイコンなどへの応用を目指す」(LEAP ナノトランジスタ構造デバイス研究グループの杉井信之氏)技術だ。

 今回は、不純物ばらつきが小さいためにSOTBトランジスタで相対的に顕著になるチップ間ばらつきを、基板バイアスを印加することで抑えられることを確認した。検証には65nm世代プロセスで製造したSOTBトランジスタを用いた。

 開発グループはまず、インバータやNAND、NORといった論理ゲートから成るリングオシレータ回路の遅延時間のばらつきを解析した。解析の結果、SOTBトランジスタを用いた論理ゲートによるリングオシレータ回路では、遅延時間ばらつきの大半が、不純物ばらつきではなくチップ間バラつきに起因することが分かった。加えて、その遅延時間がSOTBトランジスタの駆動電流と強い相関を持つことを明らかにした。

ここから先は日経テクノロジーオンライン有料会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の「有料会員に申し込む」ボタンをクリックして、申し込み手続を完了させてからご参照ください。

【9月18日(金)開催】
高精細映像時代に向けた圧縮符号化技術の使いこなし方
~H.265/HEVCの基礎から拡張・応用技術とその活用における心得~


本セミナーでは高品質、高信頼、高効率に製品化するために標準化された高圧縮符号化技術、H.265/HEVCについて、その基盤となった符号化技術の進展から映像・製品特性に適切に圧縮符号化技術を使いこなす上で知っておきたい基本とH.265/HEVCの標準化、実装、製品化に向けた基礎及び拡張技術の理解と活用の勘所等について詳解します。詳細は、こちら
会場:中央大学駿河台記念館 (東京・御茶ノ水)

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング