超低電圧デバイス技術研究組合（LEAP）は、0.4V程度の低電圧で動作する論理回路/メモリ/ストレージの実現に向けた要素技術5件を開発し、「2013 Symposium on VLSI Technology」（2013年6月11～13日、京都市）で発表する。6月10日に東京都内で記者説明会を開催し、成果の概要を説明した。LEAPではかねて、1本の電池で長時間駆動できたり、周辺環境から取り出した電力で駆動できたりする省エネ型の電子機器の実現に向けて、従来比1/2～1/3の電圧で駆動できる論理回路やメモリ、ストレージの開発を進めてきた。今回の成果はこの目標に向けた「目覚ましい成果」（LEAP プロジェクトリーダーの住広直孝氏）とする。これら5件の成果は、NEDOの委託事業「低炭素社会を実現する超低電圧デバイスプロジェクト」の一環として得られたもの。
現行のコンピューティング・システムは、（1）論理回路、（2）1次メモリ、（3）高速ストレージ、（4）大容量ストレージ、という四つの階層から成る。LEAPは今回、（1）に関する成果を2件、（2）に関する成果を2件、（3）に関する成果を1件、それぞれ発表する。全部で5件という発表件数は、今回のSymposium on VLSI TechnologyにおいてベルギーIMEC（9件）に次ぐ2位である。
（1）に関する第1の成果は、薄膜BOX構造の完全空乏型SOIトランジスタ（SOTBトランジスタ）を用いて、2MビットSRAMを0.37Vで動作させたというもの。0.37Vという電源電圧は、バルクCMOSトランジスタに基づく現行のSRAMの約1/3に当たる。開発を主導したのはLEAP参画企業であるルネサス エレクトロニクスで、同社那珂工場の300mmラインにおいて、65nm世代技術を用いてデバイスを試作した。
SOTBトランジスタはもともと、バルクCMOSトランジスタに比べて添加不純物に起因するしきい値電圧のばらつきが小さいという特徴がある。今回はソース・ドレイン形成プロセスなどを最適化することで、ばらつきをより一層低減したという。従来、SOTBトランジスタを単体で低電圧動作させた事例はあったものの、今回は論理回路の構成要素の中でも特に低電圧化が難しいとされるSRAMに関する成果であり、しかもデバイスの試作には半導体メーカーの300mmラインを利用した。そのため、開発グループは「サンプル出荷用のデバイスを試作できるほど完成度は高く、実用化に大きく近づけた」（LEAP ナノトランジスタ構造デバイスグループ リーダーの杉井信之氏）としている。
一般に、MOSトランジスタの電源電圧を下げると、オフ・リーク電流が増えやすいというトレードオフがある。これに対し、SOTBトランジスタでは基板側からバイアスを加えることによって、オフ・リーク電流の増大を抑えつつ、電源電圧を下げることが可能だ。
完全空乏型SOIトランジスタについては、伊仏合弁STMicroelectronics（ST）社が、比較的厚いBOX層を備えるタイプを28nm世代で量産化しており、モバイル端末向けSoCへの適用を発表済みである。これに対しルネサスは、SOTBトランジスタに65nm世代といった比較的緩い設計ルールを適用して、動作速度よりも消費電力におけるメリットをマイコンなどの応用に生かしたい考えである。
“熱で融かさない”タイプの相変化メモリが登場
