半導体製造 プロセス技術や工場の動向を知るための
 

【VLSI】新型不揮発メモリ技術は“特定用途向け”の発表が増加

竹村 理一郎=日立製作所 中央研究所
2013/06/16 12:36
印刷用ページ

 「2013 Symposium on VLSI Circuits」のSession 9「Emerging Memories」では、新型メモリ技術を用いたキャッシュ用メモリ、混載メモリ、検索用の機能付メモリTCAM(Ternary Contents Addressable Memory)の発表があった。単純な汎用の高集積チップの発表から、特定用途に特化したチップの発表が多くなってきている。

 1件目の米IBM社による論文(講演番号:C9-1)は、相変化メモリ技術をTCAMに応用したもの。TCAMは検索機能を持つメモリで、インターネットのアドレス検索などに活用されている。メモリ上に保存されたデータと検索データを比較して、一致したデータのアドレス等を出力する。現在はSRAMをベースとしているため、メモリ・セル・サイズが大きいうえに、揮発性であるため、動作時だけでなく待機時の消費電力増大が問題となっている。提案の方式では、メモリ・セルに相変化メモリを用いることで、不揮発化するとともに、メモリ・セルの構成が二つのトランジスタと二つの抵抗素子からなるため、90nm世代プロセスを用いた場合、0.41μm2まで小面積化できる。回路技術としては、2ビット単位でエンコードした情報を保存することで、検索結果が出力される信号線(マッチ線)のノイズを低減した。さらに、マッチ線のセンス・タイミングを最適化するために、タイミング生成用のリファレンス・アレイを配置し、検索速度1.9ns@1.2Vを実現した。

 2件目の論文(C9-2)は、東北大学とNECの共同チームによるSTT-MRAMセルを利用したTCAMに関する発表である(関連記事)。記憶素子は、垂直磁化方式のMTJ素子。CAMでは、チップ上のすべてのデータに対して検索動作が行われるため、消費電力の増大が問題となる。本発表では、メモリ・セルの不揮発化により、不使用時に電源を遮断するとともに、検索動作を数ビット単位で階層的に行いパイプライン処理し、不一致が判明したデータ対しては、以降の検索動作を行わないことで、高速化と消費電力を低減している。256ビットのテキスト検索の場合、200MHzでの検索が可能で、従来のSRAM TCAMに比べて、消費エネルギーを約1/600に低減可能な見通しを得ている。

 3件目の論文(C9-3)は、東芝によるキャッシュ向けのSTT-MRAMチップに関する発表である。65nm世代プロセスで製造し、容量は1Mビットを実現した。メモリ・セルは、高速化のために、2セルで1ビットを記憶するツインセル型を採用し、面積は0.45μm2である。本構成では、ビット線対に相補で信号が出力されるため、リファレンスレベルが不要という利点がある。STT-MRAMは待機時電力を低減できる一方、書き込み時の電力増大が課題であるが、今回書き込み電流50μA、書き込み時間3nsのMTJを用いることで、動作時電力もSRAM以下にできる見通しを得ている。また、MR比もプロセス改善により従来発表の75%から150%まで向上している。試作チップでは、250MHz動作を確認した。

 4件目(C9-4)は、2件目と同じ東北大学とNECのグループによる90nmプロセスの1Mビット混載メモリ用STT-RAMについての発表であった(関連記事)。提案セルは、SRAMセルに二つの磁性体素子を追加した構成である。通常のアクセスは、SRAMセルへ行い、10ns程度要するMTJへの書き込みは、バックグラウンドで実施することで隠蔽している。それにより、リード・ライトのランダムアクセス時間として1.5ns、2.1nsを実現した。試作チップでは、まだMTJの書き込み電流が大きいため、メモリセル面積は、90nm世代のSRAMに比べて大きいが、微細化とともに、書き込み電流が低減でき32nm世代移行は、SRAM以下に実現できる見込みである。

 5件目の論文(C9-5)は、台湾National Tsing Hua University、台湾ITRI、台湾TSMCの共同チームによるReRAMの発表である。電流書き換え型のReRAMでは、読み出し時のディスターブを考慮する必要がある。発表では、温度が変わっても、実効的に印加される読み出し電圧を一定にする方式を提案し、読み出しディスターブの低減と高速読み出し動作を両立。ロジック・プロセス・コンパチブルの2MビットのTiONベースのReRAMと、1MビットのTiONベースのReRAMの2種類を試作し、いずれも、4ns台の読み出し時間を実現した。

 Session 16「Embedded Non-Volatile Memory」では、不揮発メモリとそれらを応用したシステムに関して4件の発表があった。

 1件目(C16-1)は、ドイツTexas Instruments Deutschland社によるFRAMを使った低電力マイコン・システムの発表。FRAMに関しては、130nmプロセスにて容量64kバイトを搭載し、システム立ち上げ時間6.5μsを実現した。

 2件目(C16-2)は、米ADESTO Technologies社と米University of Virginiaの共同チームによるConduction Bridge RAM(CBRAM)と呼ばれているReRAMに関する発表だった。提案するメモリでは、書き込みを1pJ/ビット、消去を8pJ/ビットの低電力で行うことが可能で、生体計測などのセンサノードへの応用を想定している。メモリ・セルは、Ag/GeSの積層構造からなり、素子に流れる電流によって素子の抵抗状態を変える。最大0.6Vで読み出し/書き込み動作ができるため、混載メモリとして利用する場合に、チャージポンプ回路が不要になる利点がある。発表では、64kビット×2のCBRAMを搭載したセンサノード用の試作チップを紹介した。

 3件目(C16-3、東芝)と4件目(C16-4、TSMC)はROMの発表で、いずれも2ビットでコーディングしたもの。微細化とともに、メモリ・セル電流のバラツキが大きくなり、速度への影響が問題となる。それに対して、2ビットでコーディングすることで、メモリ・アレイの面積を増大させずにメモリ・セル・トランジスタのサイズを2倍以上にすることができ、電流バラツキを低減し、高速化を実現した。

ここから先は日経テクノロジーオンライン有料会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の「有料会員に申し込む」ボタンをクリックして、申し込み手続を完了させてからご参照ください。

<技術者塾>
電源制御と主回路の定式化手法(2日間)
~状態平均化法によるコンバータの伝達関数の導出と制御設計の基礎について事例を基にわかりやすく解説~



これまでの電源設計の教科書にはない新しい見地から基礎理論および実践例について解説するとともに、「系の安定度」の問題点と解決手法についても解説します。今年3月に発刊した「スイッチング電源制御設計の基礎」(日経BP社刊)をベースに最新の内容を解説いたします。詳細はこちら

【日時】:2015年9月28~29日 10:00~17:00 (開場9:30)予定
【会場】:化学会館(東京・御茶ノ水)
【主催】:日経エレクトロニクス

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング