• ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版
  • 日経BP

HOMEエレクトロニクスニュース・トレンド解説 > 新手法で3D NANDフラッシュのさらなる大容量化に道筋

ニュース・トレンド解説

新手法で3D NANDフラッシュのさらなる大容量化に道筋

中央大学竹内健教授のグループが3D NANDのエラーを40%低減、保持時間を2.8倍に

  • 大石 基之
  • 2017/12/15 05:00
  • 1/4ページ

 中央大学 理工学部 教授の竹内健氏の研究グループは、3次元(3D)NANDフラッシュメモリーのさらなる大容量化を可能にする技術を開発した。大容量で低コストな3D NANDフラッシュメモリーではシリコン基板に対して垂直方向への電荷の移動がメモリーセルの信頼性を劣化させることを明らかにし、その改善手法として、電荷移動を抑制する「Vth Nearing」を提案した。この手法を用いることにより、データ保持中のメモリーのエラーを40%削減し、メモリーのデータ保持時間を2.8倍に延ばすことに成功した。

3D NAND特有の問題を見出す

 2次元(2D)のNANDフラッシュメモリーが微細化の限界を迎え、メモリーセルを3次元的に積層する3D NANDフラッシュメモリーによるさらなるメモリーの大容量化が推進されている(図1)。

図1 3D NANDフラッシュメモリーの構造
垂直方向にメモリーセルが積層され、下層のメモリーセルから(WL0 、WL1、・・)書き込みが行われる。中央大学のデータ。

おすすめ

あなたにおすすめ