米NVIDIA社はCPUとGPUの回路を統合したアプリケーションプロセッサー「TEGRA」シリーズで、GPUに搭載されるCUDAコア(積和演算ユニット)の個数をアピールして久しい。図1に、「TEGRA4」→「TEGRA K1」→「TEGRA X1」と3世代のTEGRAシリーズのCPUコアの数とGPUのCUDAコアの数を示す。NVIDIA社はGPUのアーキテクチャーを「Kepler」(TEGRA4とTEGRA K1)から「Maxwell」(TEGRA X1)に変更しており、処理性能はCUDAコアの個数以上に向上しているが、CUDAコアの数はTEGRA4が72、TEGRA K1は192、TEGRA X1が256と増え続けている。

図1 NVIDIA社の「TEGRA」シリーズにおけるCPU/GPUコア数の変遷
[画像のクリックで拡大表示]
図1 NVIDIA社の「TEGRA」シリーズにおけるCPU/GPUコア数の変遷

 半導体にはムーアの法則という「プロセス技術が1世代進化するとチップの面積が半分になる」という経験則がある。この法則は、ほぼ倍の機能や回路を載せずにプロセス技術を進化させるとチップ面積は半分になる、という意味を持っている。

面積が小さくなると「デメリット」も

 半導体デバイスにおいて、チップ面積が半分になるメリットは多い。チップのサイズが小さくなることで、パッケージなどの小型化やチップ内部の縮小効果による電力削減、トランジスタ・チャネル長の減少による低電圧化につながるからだ。しかしこうしたメリットと同時に、デメリットも発生する。例えば、低電圧化によるノイズ増加の問題や、小型化によるパッケージとの整合性(ワイヤーピンの置き場、ワイヤー長など)といった新たな検討項目が出てくる。特にパッケージの整合性の問題は大きく、同じ機能のままでむやみにプロセス技術を進化させると「チップサイズが小さくなりすぎて、従来のパッケージが使えない」といったトラブルが生じる。そうなるとパッケージも含めて、全てリニューアルしなければならなくなる。

 パッケージも含めてチップ面積を半分にすると大きな効果が得られる製品も多々あるが、プロセッサーなどの場合は機能を向上させずにプロセス技術を進化させるケースは少ない。なぜなら、メリットよりもデメリットのほうが大きいからだ。既存製品を作り直してサイズが半分になったからといって、新たな市場が掘り起こせるとは限らない。

 ファブレスメーカーの力がいかに強くなったとはいえ、仮にこれまで1万枚のウエハーを依頼していたファブレスが「面積が半分になったから」と、ファウンダリーへの製造委託を5000枚に減らしたらどうなるだろうか?製造委託するウエハーの枚数が半分になれば、そのファブレスはファウンダリーでのポジションが低下する恐れがある。

 またチップ面積をむやみに小さくすると、むしろコストが上がってしまうこともある。ウエハーの枚数が減ることによる1枚当たりの単価の上昇や、小型化による複雑なパッケージング、テストの仕方の変更といったリスクが生じるからだ。