BISTツールは，テスト容易化設計技術の1つであるBIST回路のLSIへの組み込みをサポートするツール。メモリ向けのBISTとランダム論理向けのBISTが実用化されている。BISTはテスト・パターンの発生，出力と期待値の比較といったテスタ機能をチップ上に組み込む技術である。以下の利点があるためにシステムLSI時代の到来とともに注目されている。
- LSIテスタのコストを低減できる。
- 出荷後のフィールドでもテストできる。
- デバイスの実動作速度でテストできる。
- 被テスト回路の切り口にBISTを組み込むことにより回路をテスト容易にできる。
一般にBISTで，チップに組み込むという制約からテスト・パターン発生器として疑似乱数が発生できるLFSR（linear feedback shift register）を用いることが多い。また期待値との比較も大量の期待値データをチップ内に格納することが不可能なため，通常は被テスト回路出力の圧縮後に行なう。この出力応答圧縮器としては圧縮効率がよく，エラーの見逃しも少ないMISR（multiple input signature register）を用いる。BISTツールはこれらBISTの構成に必要な回路を自動生成する。
メモリBISTツールはチェッカ・ボード，マーチングといったアルゴリズミックなパターンを発生する回路を自動生成する。さらにユーザが所望のパターンを記述すれば，そのパターン発生器を自動生成するツールもある。メモリはパターン生成が単純，期待値の格納が不要など，BISTとの相性が良く，以前からSRAMでは広く利用されてきたが、最近は冗長構成をもったEmbedded DRAM用のBISTツールも発表されている。
最近注目されているのはランダム論理向けのBISTツールである。ランダム論理にBISTを適用する場合，スキャン設計が前提となる。つまり，スキャン・チェーンの入り口にパターン発生器となるLFSRを接続し，ランダム・パターンをスキャン・チェーン経由で印加する。回路からの出力はMISRに入力される。
またランダム・パターンでは必ずしも高い故障検出率が得られるとは限らないので，テスト・ポイント挿入機能を有するのが一般的である。テスト・ポイントにはパターンを印加する制御点，論理値を観測する観測点があり，いずれもスキャン・フリップフロップを用いて実現する。BISTツールは、なるべく少ない数で大きな効果が得られるテスト・ポイントを選び出し、挿入することを目指す。BISTはスキャン設計と並びテスト容易化設計の中心的技術であるが，IPコアのテストとして優れた特徴をもっており，今後BISTの適用が増加していくものと思われる。
（99. 9. 6更新）
このEDA用語辞典は，日経エレクトロニクス，1996年10月14日号，no.673に掲載した「EDAツール辞典（NEC著）」を改訂・増補したものです。
