半導体など電子デバイスの配線技術に関する国際会議「2013 IEEE International Interconnect Technology Conference（IITC）」（2013年6月13～15日、京都リサーチパーク）が、6月15日に3日間の会期を終えた。本会議は今年で16回目を数え、日本での開催は2度目である。参加者は約250名で、海外からの参加者が半数を占め、約75％が産業界から、約25％が大学および国の研究機関であった。3日間に渡って、基調講演を含む41件の口頭発表と、17件のポスター発表が行われ、活発な議論が繰り広げられた。

　会期2日目、6月14日の午前中は、LSI製造に用いるCu配線と低誘電率（low-k）膜の新たなプロセスの提案が相次いだ。特にlow-k膜のプロセス・ダメージへの注目度が高く、ダメージを低減する極低温でのプラズマ・エッチング技術、ダメージを回避する表面保護技術などが報告された。また、微細配線におけるサイズ効果による抵抗上昇について、各種モデルと実験データのレビューを含めた招待講演が行われた。

　2日目の午後は、ポスター・セッションに続いて、3次元実装の要素技術であるTSV（Si貫通ビア）技術に関して、信頼性や性能を向上させる報告が行われた。2日目の最後のセッションでは、有機材料を活用した様々なデバイスの可能性が示された。ここでは、分子エレクトロニクスにおけるポリマー配線の形成とその反応機構、有機半導体を活用したイメージ・センサ、コンタクト抵抗の低減などによる有機トランジスタのオン抵抗の削減などが報告され、今後の配線技術の新しい方向が議論された。

　最終日の6月15日は、最先端の微細Cu配線技術に関する発表が続いた。昨年に引き続き、Side Image Transfer（SIT） 技術が多重露光の本流となっており、米IBM社のアライアンスからは完成度の高い48～45nmピッチ配線、米Intel社からはSITを2度繰り返すことでハーフピッチ12nmの配線の試作結果が報告された。また、微細配線溝への埋設性を向上させるCoライナー、配線容量の上昇を抑えられるダメージ耐性の高いlow-k膜などのプロセス技術が報告された。

　最終日の午後には、3次元実装技術を活用したシステム構築に関する議論が繰り広げられ、本技術が既に実用フェーズに入っていることをうかがわせた。続いて、カーボンナノチューブやグラフェンを活用した次世代配線技術に関する4件の発表で今年の会議を締め括った。