• BPnet
  • ビジネス
  • PC
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > ルネサス マイクロシステム、Cadenceの論理合成を導入してASICのチップ面積を8.4%削減

ルネサス マイクロシステム、Cadenceの論理合成を導入してASICのチップ面積を8.4%削減

  • 小島 郁太郎=Tech-On!
  • 2012/12/03 21:35
  • 1/1ページ
米Cadence Design Systems社は、ルネサス マイクロシステム(本社:神奈川県横浜市)が、Cadenceの論理合成ツール「Encounter RTL Compiler」を採用したと発表した。同ツールをASIC設計に適用したところ、配線収容性が改善されチップ面積が8.4%削減し、さらに設計期間の短縮とコスト削減を図れたという。

ここからは無料登録で読めます

  • ・日経テクノロジーオンラインに会員登録いただくと、記事閲覧に加えて記事ランキングなどを含むメールマガジンをお届けします
【技術者塾】(6/3開催)
センサ情報活用のためのセンシングモデル化の基礎と応用


センサの活用のためには、センシング対象をいかにモデル化するかが技術構築の上で鍵となり、数理的・信号処理的や人工知能論的アプローチの活用が基本となります。本講演では、モデル化過程において幅広く使えるこれらのアプローチの基礎をできる限り実利用に沿う形で解説します。詳細は、こちら
日程 : 2016年6月3日
会場 : BIZ新宿 (東京・西新宿)
主催 : 日経エレクトロニクス

おすすめ