• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > ルネサス マイクロシステム、Cadenceの論理合成を導入してASICのチップ面積を8.4%削減

ルネサス マイクロシステム、Cadenceの論理合成を導入してASICのチップ面積を8.4%削減

  • 小島 郁太郎=Tech-On!
  • 2012/12/03 21:35
  • 1/1ページ
米Cadence Design Systems社は、ルネサス マイクロシステム(本社:神奈川県横浜市)が、Cadenceの論理合成ツール「Encounter RTL Compiler」を採用したと発表した。同ツールをASIC設計に適用したところ、配線収容性が改善されチップ面積が8.4%削減し、さらに設計期間の短縮とコスト削減を図れたという。

ここからは無料登録で読めます

  • ・日経テクノロジーオンラインに会員登録いただくと、記事閲覧に加えて記事ランキングなどを含むメールマガジンをお届けします
【技術者塾】(10/24開催)
不具合の未然防止に役立つ 組み込みソフトのモデリング

ソフトウエア技術者の設計力向上の勘所


ソフトウエア設計図(モデル)の具体例を紹介しながら基礎を解説します。「静的構造図」や「動的構造図」などを演習を通して作成。ソフトウエア技術者の設計力を高め、もっと速く楽に開発することを目指します。 詳細は、こちら
日程 : 2016年10月24日
会場 : Learning Square新橋
主催 : 日経エレクトロニクス

おすすめ