米Texas Instruments社は、産業用プロセサLSI「KeyStone」のアーキテクチャを第2世代に更改し(KeyStone II)、同アーキテクチャを採る6製品を2012年11月13日(米国時間)に発表した(日本語版ニュース・リリース)。第1世代(KeyStone I)はプロセサ・コアとしてTIのDSPコア(C66X)を集積していたが、KeyStone IIでは英ARM社の「Cortex-A15」を集積するようになった(6製品のうち4製品はC66Xコアも混載)。

図1●ET 2012の日本TIのブースにおける今回の製品を紹介したコーナー<br>Tech\-On!が撮影。
図1●ET 2012の日本TIのブースにおける今回の製品を紹介したコーナー
Tech-On!が撮影。
[画像のクリックで拡大表示]
図2●Mukesh Kumar氏<br>Tech\-On!が撮影。スクリーンはTIのスライド。
図2●Mukesh Kumar氏
Tech-On!が撮影。スクリーンはTIのスライド。
[画像のクリックで拡大表示]

 プロセサ・コアの主役が替わり、KeyStone Iでは「KeyStone DSP」(Tech-On!関連記事)と呼んでいたがKeyStone IIでは「KeyStone SoC」になった。日本法人の日本テキサス・インスツルメンツは、「Embedded Technology 2012/組込み総合技術展」(2012年11月14日~16日にパシフィコ横浜で開催)の同社ブースでKeyStone SoCを紹介していた(図1)。KeyStone SoCのプロモーションのために来日したTIのMukesh Kumar氏(Director of Worldwide Marketing, Multicore Growth Markets, Multicore Processors Business Units)によれば(図2)、KeyStone IとKeyStone IIには複数の違いがある。

 第1は、上述したようにCortex-A15を搭載したことである。第2は、KeyStone IIではMulticore Shared Memory Controllerを強化したことである。プロセサ・コアの外部メモリ・アクセスを制御するこの回路ブロックは、チップ上の全プロセサ・コアが共通で使う。この回路ブロックには、全プロセサ・コアがアクセスする共有メモリを6Mバイトまたは2Mバイト備えている。KeyStone Iに比べて共有メモリの容量が上がり、さらにDSPコアとRISCプロセサ・コアで共用化された。

 第3は、KeyStone Iにはなかった10Gビット/秒のEthernetインタフェースやUSB3.0インタフェースをKeyStone IIは備えたこと。第4は、KeyStone IIではパケット処理の専用回路が強化されたことである。第5は、KeyStone IIでは動作周波数が向上したことである。KeyStone Iは40nmプロセスで製造し、最大動作周波数は1.25GHzだった。一方、KeyStone IIは28nmプロセスで製造し、最大1.4GHzで動作する。

 そして第6に、KeyStone Iの特徴だった「Multicore Navigator」がKeyStone IIで強化された。Multicore Navigatorはプロセサ・コア間を高速でパケット通信する機能を提供するが、KeyStone IのDSPコア間通信に加えて、KeyStone IIではDSPコア-ARMコア間の通信も可能になった。「第2の違いとして挙げたMulticore Shared Memory Controllerの共有メモリを介するコア間通信に加えて、Multicore Navigatorを使う直接通信も可能である」(Kumar氏)。