• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > 「論理エミュレータでアサーションを使ってみた」、コニカミノルタテクノロジーセンターが講演

「論理エミュレータでアサーションを使ってみた」、コニカミノルタテクノロジーセンターが講演

  • 小島 郁太郎=Tech-On!
  • 2012/06/18 16:34
  • 1/1ページ
大規模論理の機能検証において、アサーションを使うことで検証結果のチェック漏れが激減することが期待される。ソフトウェアの論理シミュレータならばアサーションは使えそうだが、ハードウェアの論理エミュレータでもどうなのか。仏EVE SAのエミュレータ「ZeBu」を利用する機能検証に、SystemVerilog Assertion(SVA)が使えるかどうかをコニカミノルタテクノロジーセンター(以下、コニカミノルタ)が評価した。
【技術者塾】(10/24開催)
不具合の未然防止に役立つ 組み込みソフトのモデリング

ソフトウエア技術者の設計力向上の勘所


ソフトウエア設計図(モデル)の具体例を紹介しながら基礎を解説します。「静的構造図」や「動的構造図」などを演習を通して作成。ソフトウエア技術者の設計力を高め、もっと速く楽に開発することを目指します。 詳細は、こちら
日程 : 2016年10月24日
会場 : Learning Square新橋
主催 : 日経エレクトロニクス

おすすめ