• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > 「論理エミュレータでアサーションを使ってみた」、コニカミノルタテクノロジーセンターが講演

「論理エミュレータでアサーションを使ってみた」、コニカミノルタテクノロジーセンターが講演

  • 小島 郁太郎=Tech-On!
  • 2012/06/18 16:34
  • 1/1ページ
大規模論理の機能検証において、アサーションを使うことで検証結果のチェック漏れが激減することが期待される。ソフトウェアの論理シミュレータならばアサーションは使えそうだが、ハードウェアの論理エミュレータでもどうなのか。仏EVE SAのエミュレータ「ZeBu」を利用する機能検証に、SystemVerilog Assertion(SVA)が使えるかどうかをコニカミノルタテクノロジーセンター(以下、コニカミノルタ)が評価した。

トップページへ

おすすめ ↓スクロールすると、関連記事が読めます↓