図1●講演する木村 貞弘氏 Tech\-On!が撮影。スクリーンはリコーのデータ。
図1●講演する木村 貞弘氏
Tech-On!が撮影。スクリーンはリコーのデータ。
[画像のクリックで拡大表示]
図2●上側のK氏(木村氏)がTLMまで開発し(昨年の発表分),その先は別のハードウェア設計者が担当(今年の発表分) リコーのデータ。
図2●上側のK氏(木村氏)がTLMまで開発し(昨年の発表分),その先は別のハードウェア設計者が担当(今年の発表分)
リコーのデータ。
[画像のクリックで拡大表示]

 リコーの木村 貞弘氏(研究開発本部 基盤技術研究センター 第三研究室 主幹研究員)は,市販のプロセサ・コア開発ツールを使ったDSPの復刻プロジェクトの進捗状況について,「SYNOPSYS USERS MEETING 2010」(日本シノプシスが10月15日に東京で開催)で報告した。プロセサ・コア開発ツールは,米Synopsys, Inc.の「Processor Designer」である。

 同氏は1年ほど前に,このDSPの復刻プロジェクトについて講演している(Tech-On!関連記事1)。この講演は,コーウェアが主催した「ESV User's Meeting 2009」で行われている。当時はProcessor Designerは米CoWare, Inc.の製品だった。その後,CoWareをSynopsysが買収し(同2),今回,同氏は,日本シノプシスのプライベート・イベントで講演することになった(図1)。

 通信向けLSIで使うDSPコアが必要になった同氏は,昔,使ったことのある内製のDSPコアを復刻させることにした。市販のDSPコアではメニーコア時代にライセンス料が心配だったり,また昔のDSPコアのままでは適切なアプリケーション・ソフトウェア開発ツールがなかったりしたためだ。ハードウェア設計経験はあるものの,プロセサの専門家ではない同氏は,市販のプロセサ・コア開発ツールを利用することを決めて,内製DSPコアの復刻に挑んだ。

 昨年の講演では,TLM(transaction level modeling)まで同プロジェクトが進んでいることが報告されている。次はサイクル・アキュレート・モデルにすることで,LSIで使えるバージョンを用意する。TLM化までは同氏が行ったが,TLMモデルの検証とサイクル・アキュレート・モデルの開発は,別のハードウェア設計者(設計経験は豊富だが,同じくプロセサ設計の専門家ではない)がアサインされた(図2)。