カシオがデジカメ用SoCの設計で，高位合成をはじめ複数のCadenceのEDAツールを利用
2010/07/17 00:09
米Cadence Design Systems, Inc.は，カシオ計算機がデジタル・カメラ用SoCの設計や検証において，複数のCadenceのEDAツールを利用したと発表した（日本語版ニュース・リリース）。
発表によれば，カシオはSystemC入力の高位合成ツール「C-to-Silicon Compiler」，論理シミュレータ「Incisive Enterprise Simulator」，論理合成ツール「Encounter RTL Compiler」，等価性検証ツール「Encounter Conformal Equivalent Checker」，ECO（engineering change order）の実行や検証向けツール「Encounter Conformal ECO Designer」などを使った。
ニュース・リリースには，カシオの西本 正輝 氏（QV事業部 第一開発部 第11開発室 テクニカルリーダー）のコメントが紹介されている。「このSoCのプロジェクトは，我々にとって非常に重要なもので，その成功にはCadenceの製品が貢献した。Cadenceの幅広いツールを使用して，我々は短期間で高品質の製品を開発するという目標を達成することができた。我々はCadenceの技術に対して高い期待を寄せていたが，その成果は期待を上回るものだった」（同氏）。
イプロスの製品トピックス
記事中に誤りなど，編集部へのご連絡にはフッターのご意見／ご感想・お問い合わせをお使いください。
