ついに100コア品も登場，メニーコア・プロセサのTilera社が第3世代品を発表
64個のCPUコアをタイル状に並べたマイクロプロセサ「TILEPro64」などを手掛ける米Tilera Corp.は，第3世代品となる「TILE-Gx」製品群を発表した（英文の発表資料）。集積するCPUコアの数として16個，36個，64個，100個の4種類を用意する。2010年第2四半期にサンプル出荷を開始する予定である。サンプル価格は，36コア品が400米ドル，100コア品が1000米ドル。
TILE-Gxの基本構造はこれまでと変わらない（第1世代品に関する記事，第2世代品に関する記事）。3ウエイの64ビットVLIW型CPUコアと，1次/2次キャッシュ・メモリ，5チャネルのメッシュ型ネットワークのスイッチ回路を備えた「タイル」を敷き詰め，それにメモリ・コントローラ回路や各種のインタフェース回路を加えたものである。TILE-Gxの100コア品「TILE-Gx100」では，タイルを10×10のマス目状に並べた（図）。
第3世代品の主な特徴は，（1）40nm世代の半導体製造技術を採用すること，（2）キャッシュ・メモリの容量を増やしたこと，（3）メモリ・コントローラのインタフェースをDDR2からDDR3に変更したこと，（4）暗号化処理やパケット処理の専用論理回路を追加したこと，などである。
（1）については，台湾Taiwan Semiconductor Manufacturing Co., Ltd.（TSMC）の40nmプロセスで製造する。これまでの品種は90nm世代の技術で製造していた。これにより，チップ寸法の小型化や，動作周波数の向上を実現したとする。CPUコアの動作周波数は，第2世代品が700MHzまたは866MHzだったのに対し，1G〜1.5GHzとなった。典型的な用途での消費電力は10〜55Wになる見込みである。
（2）については，タイルごとに搭載するキャッシュ・メモリの容量を，命令用1次キャッシュは32Kバイト，データ用1次キャッシュは32Kバイト，2次キャッシュは256Kバイトにそれぞれ増やした。第2世代品ではそれぞれ，12Kバイト，12Kバイト，64Kバイトだった。
2009年10月に日本事務所の営業を開始したTilera社によると，「セキュリティ機器メーカーのTopLayar社や，ネットワーク・インタフェース・カードのNapatech社など，我々のプロセサを搭載した製品を発売した企業も出てきている。搭載製品を開発中の企業を含め，これまでに30品目以上での採用が決まった」（同社 Country Manager, Japanの石毛洋一氏）という。同社の現在の注力分野は，ネットワーク機器や移動体通信基地局，映像処理関連機器などである。「処理対象となるデータの並列性が高い分野であれば，ソース・コードを変更しなくてもタイル数の増加に比例して処理性能が高まりやすい」（石毛氏）ためである。タスクの並列性やパイプライン的な並列性がある用途に適用する場合はソース・コードの書き換えという障壁があるため，まずはデータ並列の分野に注力するという。
