台湾Taiwan Semiconductor Manufacturing Co., Ltd.(TSMC)は,2010年の量産化を発表済みの28nm世代のLSIについて,リスク生産開始時期とプロセス技術の詳細を発表した。リスク生産については,低電力版(LP)プロセスを2010年第1四半期(1~3月期)末から,高速版(HP)プロセスを同年第2四半期(4~6月期)末から,中速・低リーク版(HPL)プロセスを同年第3四半期(7~9月期)から,それぞれ開始する。LPでは45/40nm世代までのSiONゲート絶縁膜技術を踏襲し,HPとHPLではゲート・ラスト(gate-last)方式の高誘電率(high-k)ゲート絶縁膜/メタル・ゲート技術を導入する。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録(無料)
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG/SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル&ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。