図1 富士通マイクロエレクトロニクスが展示したデバイス側の基板。右の黒い大型チップがUSB3.0の物理層（PHY）を実装したLSIである。中央にFPGA，左の黒いチップがSATAの物理層LSIである。
[画像のクリックで拡大表示]
図2 実演の様子。画面右に信号発生器などが配置してある。中央にデバイス側の基板が配置されている。
[画像のクリックで拡大表示]
富士通マイクロエレクトロニクスは，USB3.0の物理層回路を実装したLSIを試作，会場ブースに出展した。試作品を公開するのは同社として初めて。「USB3.0の仕様が決まったのが2008年11月中旬。CESまでの短時間で作製するのに苦労した」（説明員）と語る。物理層LSIには65nm世代の製造技術を用いたという。
会場では，USB3.0の物理層LSIを使い，外部記憶装置といった周辺機器に相当する「デバイス」での利用を想定した実演を披露した（Tech-On!関連記事）。実演で用いた基板には，物理層LSIとともに，USB3.0のリンク層やプロトコル層などを実装したFPGAや，SATAの物理層LSIの3チップが搭載されている（図１）。信号発生器からのデータ信号をUSB 3.0によって試作基板に伝送していた（図2）。
製品化に関しては，3チップを一つにし，USB3.0-SATAのブリッジLSIにする予定である。2009年夏ごろのサンプル出荷を目標に掲げる。ホスト側ではなく，「デバイス側に向けたUSB 3.0対応LSIの開発に注力する」（説明員）考えだ。「できれば2009年のクリスマス・シーズンに発売される機器に我々のチップを載せたい」（同）という。
