「今回のITC（International Test Conference） 2008の最も熱い話題の一つ」というセッション・チアマンの言葉で，「Session13：Power Impact on Compression and At-Speed Scan」は始まった。会場には200人近くの聴衆が集まり大盛況だった。

　テスト・パターンの圧縮技術を用いることが不可欠となった現在，テスト・パターン圧縮と消費電力の削減を両立させる技術は必須となっており，その実用化も近づいている。このセッションでは質疑応答も活発で，そこから業界関係者の高い関心が窺われた（うかがわれた）。今後の国際会議やEDAベンダーの動向には注目していきたい。

　Session13の発表は3件あった。1件目は台湾National Taiwan Universityと九州工業大学の共同発表，2件目はポーランドPoznan University of Technologyと米Mentor Graphics Corp.の共同発表，3件目は米Freescale Semiconductor, Inc.からの発表だった。以下，発表のポイントを紹介する。

使えるビットを探す

　1件目（講演番号13.1）は，圧縮環境で「X-Filling」によって，キャプチャ時の消費電力を削減する手法に関する発表だった。従来から、テスト入力中のドント・ケア・ビット（Xビット）に消費電力を削減可能な論理値を割り当てる，X-Fillingと呼ばれる手法が数多く提案されてきた。しかし，圧縮環境においては，Xビットに圧縮のための論理値が割り当てられるため，消費電力削減のための論理値割り当てを効果的に行うことができなかった。

　そこで今回の提案手法では，圧縮環境においてテスト入力中のXビットが圧縮に使用されるビットなのか，自由に論理値の割り当てが可能なビットなのかを判定する。圧縮に必要でないXビットをフリー・ビットと呼び，フリー・ビットには自由に論理値を割り当てることができる。提案手法ではさらに，フリー・ビットの判定と従来の消費電力削減手法のX-Fillingとを組み合せることにより，テスト入力の圧縮と消費電力削減の両立を可能にした。講演の最後では，ベンチマーク回路および実用回路に対しての実験結果を紹介して，提案した手法の有効性を示した。