2001年5月，米Intel Corp.は，「NetBurst Architecture」と呼ばれるマイクロアーキテクチャを搭載した新しい32ビット・マイクロプロセサ「Pentium 4」を発表する。通常CPUのアーキテクチャに名前を付けることは珍しく，その気合の入り方が判ろうというものだった。180nmプロセスを使う初代のコードネームは「Willamette」。翌年は130nmプロセスを使ってシュリンクした「Northwood」を発表。2004年には90nmプロセスを使ってさらにシュリンクした「Prescott」，2006年には65nmプロセスを導入した「CederMill」をリリースする。このように書けばあっさりしたものだが，この数年間はIntel社にとって悪夢のような期間だったはずだ。

次々と問題に直面

　まずWillametteは同一クロックの「Pentium III」よりも性能は低かったが，その分より高速のクロックで動作させることができた。そこで，この特徴を利用した機構が数多く搭載されている。その一つが「HyperThreading（HT）」。いわゆるSMT（Simultaneous Multithreading：同時マルチスレッディング ）のための機構である。ただし，すでに Willametteの時期からこの機構が搭載されていたにもかかわらず，実際に使えるようになったのは，市場における米Advanced Micro Devices（AMD）, Inc.の追い上げが激しくなった2002年に入ってからである。Intel社の目論見としては，HTに加えて動作周波数を引き上げる事で十分な性能を確保できるはずだった。


（画像のクリックで拡大）

　これが崩れたのが90nmプロセスの不調だった。90nmプロセスを使うPrescottは，性能はともかく消費電力が130nmプロセスを使ったNorthwoodよりも遥かに大きくなってしまい，一時期Intel社が公言していた5GHzどころか4GHzの達成すら不可能になってしまった。ここに至ってIntel社はL2キャッシュを2MBに増やした「Prescott-2M」，1つのパッケージにMCM（multi chip module）の要領で2つのCPUダイを載せた「Smithfield」など，続々と製品を投入している。種類の多さで競合他社を圧倒する作戦を取っているかのようだった。この状況は，65nmのCederMillも同様で，やはりCederMillのダイを2つ搭載した「Presler」なるMCM品を投入したりした。

ハイエンド品の戦略も混迷

　この不調の影響をまともに受けたのが，ワークステーション・サーバ向けハイエンド品に当たる「Xeon」である（後に登場したマルチプロセッサ対応の「Xeon MP」と区別するために「Xeon DP（Dual Processor）」と呼ばれることが多い）。当初はPentium 4の流れを汲む製品をそのままXeonとして投入し続けていた。ところが，そのままでは思うように性能を高めながら製品展開を進めることが難しくなってきたことから，「Xeon MP」向けに開発していた「Gallatin」を「Prestonia-1M/2M」として投入したり，「Paxville-MP」を「Paxville-DP」として投入したりで，結局むやみやたらと製品数が増える羽目になる。

　厄介だったのは，フロント・サイド・バス（FSB）の制約のために，「Pentium D」として販売していた「Smithfield/Presler」をそのままXeon（Xeon DP）として投入できなかった事で，Paxville-MPを無理にXeon（同）向けに投入する羽目になったことだ。最終的に「Presler」を「Dempsey」としてXeon（同）に投入できたのは，新しいIntel 5000チップセットがMCMタイプのDual CPUをサポートしたからである。

　もっと悲惨なのがXeon MPで，NorthwoodにL3を追加したGallatinまではともかく，その後の「Potomac」の開発が難航。結果「Nocona（これはPrescott-2Mそのものである）」を一時的にXeon MPとして市場に投入する羽目に陥る。それに続く「Paxville-MP」や「Tulsa」は，きちんと手間を掛けて製造したマイクロプロセッサ向けのCPUにもかかわらず，どちらも結果的に中継ぎ以上の扱いをしてもらえなかった。