米Intel Corp.は，熱設計電力（TDP）が2WのUMPC向け86系プロセサ「Silverthorne（開発コード名）」について，2008年2月3日から米国サンフランシスコで開催中の半導体回路技術の国際会議「ISSCC 2008」で発表した（講演番号13.1）。45nm世代のCMOS製造技術を採用しており，トランジスタ数は4700万個である。high-k絶縁膜とメタル・ゲートの組み合わせによりゲート・リーク電流を抑制しつつ，グリッド型のクロック配線をなくしたり，入出力回路の電源ドメインを分割したりすることで，動作時の消費電力を低減した。
Silverthorneの命令セットはCore 2 Duoと完全互換であり，パイプライン段数は16段。携帯機器向けの低コストなマイクロプロセサを実現するため，回路面積はCore 2 Duoと比べて1/4程度に減らした。このためにまず，現在の86系マイクロプロセサで一般的となっているout-of-order実行を撤廃し，2命令同時発行型のin-order型とした。
Hyper-threading技術にも対応し，2個の同時マルチ・スレッド実行が可能である。命令キャッシュは32Kバイト，データ・キャッシュは24Kバイト，L2キャッシュは512Kバイトである。このほか，携帯機器向けでありながら64ビット向けの「Intel 64」や仮想化支援技術の「Intel Virtualization（いわゆる，Vanderpool）」，SSE3命令などに対応する。
チップ面積は25mm2。パッケージは14×13mm2で441端子のμFCBGAである。電源電圧1.0V時に，2GHzで動作する。
なお，日経エレクトロニクスは3月10日号にて，ISSCCに関する詳報を掲載する予定です。
