2003年6月に開催された「2003 Symposia on VLSI Technology and Circuits」に関連する記事を集めた記事リンク集です。
- ルネサス,面積を大きくせずに待機電流をより低減するオンチップ降圧回路を開発
- 東芝,SOI基板上でDRAM混載システムLSIを実現可能なメモリ・セル技術を開発
- 高速・低電力のバス駆動技術など3件が登場
- 世界初のGPS用1チップLSI,実現の決め手となった技術をソニーが公表
- アナログ・デジタル融合回路技術
- 重要性増すRF-CMOS無線技術
- PLL,DLL,発振器の最新技術
- 動作レートに加え,伝送マージンを高める回路技術
- 動的再構成プロセサの実用化めぐる熱い議論
- オンチップの電源供給技術が活発化
- 有線高速通信は長距離とマルチチャネル伝送技術へ
- 「Circuits」が開幕,「日本の半導体は世界と逆行」
- 「誰がアナログ回路設計者を育てるか」
- ソニーのあの技術,今度はCDウォークマンにも…
- 米AMD社に高速LSI向け半導体プロセス技術の秘策を聞く
- 米Intel,「トライ・ゲートは研究から開発の段階へ」
- 配線の加工バラつきを考慮できるシミュレーション・モデル
- 米TI,FeRAM技術は「プリコンペティティブ」
- 設計ルールを50nm以下に微細化できる大容量DRAM技術をSamsung社が発表
- トランジスタ高速化の切り札の歪みSi,キャリア移動度の向上やしきい値低下を改善する手法が続々登場
- NECエレクトロニクス,配線遅延をほぼ正確に見積もる手法を開発
- ハイライト・セッションでhigh-kの解析や65nm
- 東芝,65nmプロセスでゲート長50nmのCMOSトランジスタを試作,2005年に製品化へ
- 「EPLのインフラが確立」,Seleteなどの共同発表
- IBM社・Infineon社連合が2005年にMRAM量産へ,「技術的課題は解決した」
- 「2003 IITC」,東芝・ソニーが65nmで「SiLK」とSiOCを組み合わせる
- 【プレビュー】25nmFD-SOIや1.1Vの混載FeRAM
- 【プレビュー】新型メモリーが続出
- 【プレビュー】要素プロセス技術に革新
- 【プレビュー】高速クロック分配や遺伝的アルゴリズム
- 【プレビュー】1V動作のRF回路や1チップのGPSが登場
- 【プレビュー】高速・低電力のメモリー技術が相次ぐ
- 【プレビュー】65nm技術とhigh-kゲートの発表相次ぐ
- 【プレビュー】韓国Samsung,メモリー中心に怒涛の発表件数
- 【プレビュー】回路の発表件数はIntelや日立-三菱がリード
- 【プレビュー】ユビキタス時代を見すえた低電力技術
- 【プレビュー】ついに沈黙破るご本家IBM,0.18μmルールのMRAMの試作結果を公表へ
- 【プレビュー】松下が+1.1V動作1MビットFeRAM発表,信頼性も良好