ザイン，米Berkeley DAのPLL雑音解析ツールを導入
2006/01/18 20:23
米Berkeley Design Automation Inc.は，同社が開発した非線形回路の雑音/ジッタ解析ツール「PLL Noise Analyzer」を，ザインエレクトロニクスが導入したと発表した（ニュース・リリース）。このツールは，NECや富士通研究所も導入している(Tech-On!関連記事)。
ザインは，同ツールを0.18μmCMOSプロセスで製造するSERDESチップの雑音解析に適用する。なお同チップはザインの「V-by-One」ベースのものである。ニュース・リリースには，ザインのJun-ichi Okamura氏（Director Business Unit I）のコメントが紹介されている。
「当社では高速インタフェースのLSIを多数設計している。これらはきつい雑音仕様を満たす必要がある。しかもコスト圧力も高い。PLL Noise Analyzerは検証時間の大幅な短縮をもたらし，全設計に対して徹底的な解析を可能にした」（同氏）。
イプロスの製品トピックス
記事中に誤りなど，編集部へのご連絡にはフッターのご意見／ご感想・お問い合わせをお使いください。
