• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > NECと富士通研らが採用したPLL雑音解析ツールが,正式デビュー

NECと富士通研らが採用したPLL雑音解析ツールが,正式デビュー

  • 小島 郁太郎=日経マイクロデバイス
  • 2005/05/26 18:41
  • 1/1ページ
2003年に設立された新興EDAベンダーの米Berkeley Design Automation Inc.,は,最初の製品として「PLL Noise Analyzer」を発売した。今回の製品はその名の通り,PLLの雑音やジッタの解析をトランジスタ・レベルで行うEDAツールである。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓