• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > NECと富士通研らが採用したPLL雑音解析ツールが,正式デビュー

NECと富士通研らが採用したPLL雑音解析ツールが,正式デビュー

  • 小島 郁太郎=日経マイクロデバイス
  • 2005/05/26 18:41
  • 1/1ページ
2003年に設立された新興EDAベンダーの米Berkeley Design Automation Inc.,は,最初の製品として「PLL Noise Analyzer」を発売した。今回の製品はその名の通り,PLLの雑音やジッタの解析をトランジスタ・レベルで行うEDAツールである。
【技術者塾】(6/6開催)
最適制御とモデル予測制御の基礎から応用展開まで


最適制御の基礎と数値解法の考え方を解説した上で、モデル予測制御の問題設定、実時間アルゴリズム、そして最先端の応用事例について解説します。実際に応用する際の手順がイメージできるよう、簡単な例題を交えて説明します。詳細は、こちら
日程 : 2016年6月6日
会場 : BIZ新宿 (東京・西新宿)
主催 : 日経エレクトロニクス

おすすめ