【ISSCC】「Cell」はSOIとひずみSiを駆使，ゲート長は46nm
2005/02/08 13:59
ソニー・グループ，米IBM Corp.，東芝らが共同開発したマイクロプロセサ「Cell」に関するプロセス技術の詳細が，「2005 International Solid-State Circuits Conference（ISSCC 2005）」で明らかになった。SOI（silicon on insulator）技術とひずみSi技術を組み合わせたゲート長46nmのトランジスタを使う。
SOI技術は部分空乏型で，張り合わせ，もしくはSIMOXウエーハを使う。ひずみSi技術は「Dual Stress Liner」と呼ぶプロセス起因のひずみを利用する。DSLの詳細に関しては2004年12月に開かれた「2004 International Electron Devices Meeting（IEDM）」で発表した。
ゲート長は46nm，ゲート絶縁膜にはSiONを使っており，SiO2換算膜厚は1.05nm。ロジック回路では二つのしきい電圧を使い分ける。配線は低誘電率（low-k）膜としてCVDで形成するSiOCを使った8層Cu配線である。
製造拠点は，今のところ米国イースト・フィッシュキルにあるIBMの300mmラインと，長崎にあるソニー・グループの「Fab2」の2カ所になる。大分ティーエスセミコンダクタ（OTSS）でも製造を検討しているが，現時点では確定していない。
300mmウエーハを持つ米IBM Corp.のJames A. Kahle氏
[クリックすると拡大した画像が開きます]
CELLプロセスの詳細が明らかに
[クリックすると拡大した画像が開きます]
イプロスの製品トピックス
