連載の第7回と第8回では,MOS FETの性能を左右するゲート・プロセスを取り上げる。MOS FETはSiO2ゲート絶縁膜の薄膜化によって高性能化を達成してきた。その薄膜化が,ここへ来て限界に達しつつある。SiO2膜の厚さが2nm前後に達し,リーク電流が無視できなくなったためである。今後はリーク電流を抑制できる高誘電率(high-k)ゲート絶縁膜が欠かせなくなる。さらに薄膜化を加速するためには金属のメタル・ゲートが必要になる。数十年にわたってMOS FETの根幹を支えてきたSiO2系のゲート絶縁膜を新材料に置き換えることは大きな挑戦となる。
この記事は有料会員限定です
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG/SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル&ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。