半導体製造技術の微細化に伴い，LSIの電源電圧がますます低下している。＋1V動作が実用範囲に入る90nm世代では，同時スイッチングなどで発生する電源雑音が動作に大きな影響を及ぼすようになる。電源の安定性（パワー・インテグリティ）を保つLSIの設計手法について解説する。（本誌）

David Maliniak
米Electronic Design誌
Electronics Design Automation Editor

　LSI設計者は，「こちらを立てれば，あちらが立たず」という経験を日常的にしている。設計の最適化に当たって必ず直面するのが，チップ面積と電源，動作周波数の間のトレードオフである。3つのパラメータのうち2つを目標値に収めることはそれほど難しくない。ところが3つのパラメータをすべて満足するような設計は簡単にできるものではない。

　3つのうちどのパラメータを重視するかは，これまではそのLSIがどういった用途に向けたものであるかによって決まってきた。しかし，90nmルールでLSIを設計する場合には，その答えはおのずと定まる。電源が，すべてのLSI設計者が最優先して取り組まなければならない要素になる。もっと言うなら，電源の安定性（パワー・インテグリティ）こそが，多くのLSI設計者にとって最も悩ましい問題として浮かび上がる。