パッケージ・コストを
正確に見積もれない
テレビやビデオ・カメラといったデジタル民生機器向けの心臓部を手掛ける半導体メーカーが，パッケージの設計開発にてこずる事例が急増している。ASICをはじめとしたSoC（system on a chip）の商談では，機器メーカーからの要求仕様に対して，半導体メーカーが見積もりを提示する。見積もるのは，要求仕様を実現するために必要な回路の規模，消費電力，電源/接地の端子数といったチップの仕様と，それを格納するパッケージの仕様である。
ここにきて，この商談時に半導体メーカーが「正確な見積もり案を提示できないケースが増えている」という。
第1部＜必然性＞
設計マージンを切り詰めて
価格対性能比を最大化
デジタル民生機器メーカーが実装分野での協調設計に取り組み始めた。チップ，パッケージ，ボードの全体最適化で，高性能と低価格の両立を狙う。パソコン並みの性能を民生機器の実装コストで実現し，世界にかなう競争力を身に付ける。
デジタル民生機器の実装で協調設計が本格的に始まった。従来個別に最適化してきた複数の設計を協調させ，全体最適化を図る。これで設計マージンをギリギリまで切り詰め，高性能で安価な機器を開発する。
協調の軸は二つある。一つは協調設計の対象。すなわち，半導体メーカーが受け持つチップ設計とパッケージ設計，機器メーカーが受け持つボード設計の三つを協調させる。もう一つの軸は，設計の評価指標における協調である。例えば，信号品質や電源安定性。これらの確保は機器のトラブルの回避に必要であり，協調設計によって，全指標を同時に満たすことを目指す。
協調設計を実施できる設計フェーズは広範にわたるものの，最も重要なのは構想設計段階での協調である。開発の初期段階であれば，対策の自由度が高く，より最適化できる可能性が高いからだ。現在，デジタル民生機器の開発では，構想段階での協調設計が始まった状況にある。
第2部＜ソニー・グループの試み＞
デジタル民生でDDR3を使う
協調設計フローを整備
ソニー・グループは，民生機器で一般的な実装技術で，DDR3に対応するメドを付けた。チップ─パッケージ─ボードの実装設計を協調して進める設計フローの整備が利いた。フローのカギを握る，シミュレーション用モデルの整備などを紹介する。
第3部＜波及効果＞
全体最適化が呼び込む
新しい実装技術
実装の協調設計は，デジタル民生機器への新たな実装技術の導入を後押しする。全体最適化により，単体ではコストが高くても，システム・コストを抑えられればよいからだ。これに呼応するように，斬新なコンセプトの実装技術が提案され始めている。
実装の協調設計では，チップ，パッケージ，ボードで全体最適化を図る。これにより，信号品質や電源安定性など，設計の評価指標に関する対応策の幅が広がる。これまでテレビなどのデジタル民生機器では，パソコンなどに比べて，高機能部品の採用が遅れる傾向が強かった。単体のコストが高いという理由で，高機能部品は敬遠されてきたからだ。
協調設計の本格化によって，こうした状況に変化が訪れそうだ。例えば，単体では多少コストが高くても，その高機能部品の特性を生かして他の部品を省き，全体ではコストを抑えて所望の特性を達成する，といった設計ができるようになるからである。この結果，部品内蔵基板や全層スタック・ビアのビルドアップ基板などの新技術が，信号品質や電源安定性の向上を狙って，据置型のデジタル民生機器に当たり前のように使われる時代が来るだろう。
以下では，今後3～4年以内にデジタル民生機器に搭載されそうな新規の実装技術について，部品メーカーなどの開発動向を交えながら解説する。これらの新技術は，パッケージ・レベルの取り組みと，ボード・レベルの取り組みに大別できる。それぞれの実装技術を見ると，信号品質の向上に寄与するもの，電源安定性の改善に効果を発揮するもの，そして，信号品質と電源安定性の双方に貢献するものがある。
