1チップに複数のマイクロプロセサ・コアを集積するマルチコア技術。論理LSIの高性能化や低消費電力化に威力を発揮するほか，同一構造の回路を多数並べることから，メモリやFPGAと同じように微細化の恩恵を受けやすいという面もある。ただし，設計技術やソフトウエア開発環境に関しては，いまだに乗り越えるべき課題が多い。本講座の第2回は，論理LSIの将来を担うマルチコア技術の現状と課題を，東芝の事例を通じて紹介する。（本誌）
吉森 崇
東芝 セミコンダクター社
微細化の進展によって，1チップに集積できるトランジスタ数は2010年に10億個に達しようとしている。この数字は，1チップに何個のマイクロプロセサ・コアが入るかを考えると分かりやすい。例えば，2010年ごろに量産が始まる32nm世代の製造技術を使った場合，英ARM Ltd.のプロセサ・コア「ARM7TDMI-S」が5mm角のチップに989個入る計算になる（表1）。5mm角のチップは，論理LSIとしては決して大きいものではない。市場価格も10～15米ドルで手に入るものになるだろう。それでも，1000個近いプロセサ・コアが集積可能となる。キャッシュ・メモリなどを備えた，より高機能のプロセサ・コア「ARM1176JZ-S」を想定しても，1チップに53個のコアが入る。
こうした論理LSIの集積度の高さを考えると，1チップに複数のプロセサ・コアを集積するマルチコア技術が普及するのは，自然な流れとしてとらえられる。もちろん，マルチコアには技術的な必然性がある。最も重要なのは，チップ全体の性能を向上できることだ。例えば，サーバー機向けのプロセサでは，毎年一定のペースで性能を向上させていく必要がある。ところが，シングルコアのプロセサでは，消費電力の増大によって動作周波数の向上が難しい。このため，現在ではマルチコア技術による高性能化が主流である。興味深いことに，サーバー機以外のアプリケーションでも，性能向上への飽くなき要求が続いている。このため，マルチコア技術を利用した処理の並列化や高性能化は，今後ますます活発になっていくだろう。
一方，マルチコア技術は，半導体メーカーにとっても都合が良い側面がある。冒頭に示したように，半導体の高集積化技術を最大限に生かせるからだ。メモリやFPGAは，チップ上に同一構造の回路を多数形成することで市場要求に応えられるため，微細化の恩恵を受けやすい。ところが，これまでの論理LSIは，そうはいかなかった。大規模な論理LSIの設計・検証は技術的に難しい上に，ソフトウエアの開発・検証にも多大な労力がかかっていた。このため，製造技術の微細化が進み，半導体の集積度が高まっても，チップ内に占める論理回路の面積比率をあまり高めることはできず，多くの面積を混載メモリが占めるようになっているのが実情である。
