「論理回路やメモリのみならず，RF回路，電源回路，さらには受動部品まで半導体パッケージ内に取り込みたい。このための最大の技術的課題を解決した」（セイコーエプソン）。セイコーエプソンが，SiP（system in package）での利用に向けて，チップの表面に配線層や受動部品を形成する技術を開発した。複数のチップをベア・チップ大の寸法で積み上げることを狙う。まずは，GPSモジュールやUWBモジュール，無線LANモジュールなどの高密度モジュールの代替を目指す。現在これらは，論理回路とRF回路，受動部品をプリント配線基板上などに実装しているが，今回の技術を使えばSiPとして実現できる。同様な技術開発には，沖電気工業やフジクラも取り組んでいる。