NANDフラッシュ・メモリは1Xnm（15～19nm）世代の量産を迎えており、いよいよスケーリング（微細化）の限界に近づいてきた。どの技術世代から3次元構造のメモリ・セル（3次元セル）へ移行するか、そしてどのような3次元セルを使うかが、開発競争における焦点になっている。

　以下ではまず、現行のNANDフラッシュ・メモリが直面している技術課題について述べる。次に、3次元NANDフラッシュ・メモリのコンセプトや開発の歩み、SK Hynix社における開発成果を紹介する。最後に、NANDフラッシュ・メモリの今後の技術進化の展望を示す。

微細化限界が迫る

　平面（プレーナ）型のNANDフラッシュ・メモリは1992年ごろに0.7μm世代の16Mビット品から量産が始まった。その後現在まで約20年間、微細化が続いている。現在の最先端品は2Ynm（19～22nm）世代の64G～128Gビット品である。20年間をかけて13世代、メモリ・セル面積でいえば1/2000以下に微細化を進めたことになる。

　ただし、今後は微細化を進めるために乗り越えるべき技術的ハードルがどんどん高まってくる。そこでまずは、現行のプレーナ型NANDフラッシュ・メモリがどのような微細化限界に直面しているかを説明しよう。

　微細化の技術課題は大きく三つある。（1）データを読み出す際の余裕度を確保すること、（2）ワード線間に生じる高電界に対処すること、（3）隣接する浮遊ゲート間の狭いスペースに制御ゲートを形成すること、である。

　我々はまず、（1）の読み出し余裕度について、技術世代ごとのメモリ・セル寸法と併せて適切に定義し、微細化の技術限界とそれを乗り越えるために必要な技術を導きだした。