• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子設計 > 「ファジング」によるセキュリティー・リスク軽減への道

「ファジング」によるセキュリティー・リスク軽減への道

 製品開発の工程において、セキュリティー上のリスクを検査する「セキュリティー・テスト」は極めて重要な項目である。しかし、製品の品質向上という本質的な目的を達成するためには、単にテストの工程で、ルーチンとして決められたものを実施するというだけでは不十分だ。テスト担当者だけでなく、設計や実装の担当者それぞれが、セキュリティー・テストの本質についてよく理解し、開発ライフサイクル全体で品質向上に取り組んでこそ大きな効果を上げることができる。

 本連載では、セキュリティー・テストの中でも特に「ファジング」と呼ばれる手法に着目し、その位置付けと重要性、有効活用するために押さえておくべきポイントなどをオングスの杉山 貴章氏と情報処理推進機構(IPA)セキュリティセンター 職員 勝海 直人氏が解説する。

Contents

【技術者塾】(10/24開催)
不具合の未然防止に役立つ 組み込みソフトのモデリング

ソフトウエア技術者の設計力向上の勘所


ソフトウエア設計図(モデル)の具体例を紹介しながら基礎を解説します。「静的構造図」や「動的構造図」などを演習を通して作成。ソフトウエア技術者の設計力を高め、もっと速く楽に開発することを目指します。 詳細は、こちら
日程 : 2016年10月24日
会場 : Learning Square新橋
主催 : 日経エレクトロニクス