• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスFPGAやメモリ,さらにSSD,3次元化に沸くLSI開発 > 第4回:TSVで1Tバイト/秒に高速化

FPGAやメモリ,さらにSSD,3次元化に沸くLSI開発

第4回:TSVで1Tバイト/秒に高速化

  • 大石 基之=日経エレクトロニクス
  • 2011/06/24 00:00
  • 1/1ページ
TSVが将来,低コスト化することを見据えて,コンピュータ・アーキテクチャを見直そうとする動きが出てきた。その代表例が,VLSI Symposiaで日立製作所が発表した新メモリ・アーキテクチャである。サーバー機などの高性能コンピュータに向ける。マイクロプロセサやSoCがマルチコア化していることを受け,DRAMもマルチコア構成にするというものである。DRAMとマルチコアSoCを3次元方向に積層し,DRAMコアとプロセサ・コアの間をTSVで多点接続する(図8,図9)。これにより,チップ間などシステム・レベルの性能向上を狙う。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓