米IBM社のチューリッヒ研究所は、同社の最新MPU「POWER8」とFPGAアクセラレーターボードを密結合する技術「CAPI（Coherent Accelerator Processor Interface）」の効果を測定し、その結果を「DATE（Design, Automation, and Test in Europe） 2015」（フランス・グルノーブル、2015年3月9日～13日）で発表した。

図1●CAPIを説明するHeiner Giefers氏　日経エレクトロニクスが撮影。CAPIはコヒーレンシーを担保するための仕様で、物理的にはPCI Expressなどの既存インターフェースを使う。スクリーンはIBMのスライド。
図1●CAPIを説明するHeiner Giefers氏
日経エレクトロニクスが撮影。CAPIはコヒーレンシーを担保するための仕様で、物理的にはPCI Expressなどの既存インターフェースを使う。スクリーンはIBMのスライド。
[画像のクリックで拡大表示]
図2●CAPI（下）ではI/Oオーバーヘッドが小さい　IBMのスライド。
図2●CAPI（下）ではI/Oオーバーヘッドが小さい
IBMのスライド。
[画像のクリックで拡大表示]

　IBMはPOWERアーキテクチャーの最新MPU「POWER8」を開発し、それを搭載したサーバー「IBM Power System」の第1弾製品を2014年4月に発表している（日経テクノロジーオンライン関連記事1）。このMPUやサーバーと共に発表された目玉の新技術の1つが、CAPIである（同関連記事2）。

　CAPIはコヒーレンシーを担保するための仕様で、FPGAベースのアクセラレーターボードなどをMPU（現在はPOWER8）と密に接続すること狙う。この仕様に沿ったMPUとアクセラレーターカードは共有メモリーを経由して直接通信できる（図1）。PCI Expressなど既存のインターフェース仕様だけで接続する場合に必要だったI/Oサブシステムのオーバーヘッドが不要になる（図2）。例えば、デバイスドライバーなしに、アクセラレーターをホストのアプリケーションの一部として動作させることができる。

　今回、CAPIの評価を行ったのは、IBMチューリッヒ研究所のHeiner Giefers氏らである。「Accelerating arithmetic kernels with coherent attached FPGA coprocessors」（講演番号9.2.1）というタイトルで、評価結果を発表した。評価はFFT（fast Fourier transform）演算を、ソフトウエア（すなわちMPUのみ）、PCI Express接続のFPGAボード（CAPI使用せず）、PCI Express接続のFPGAボード（CAPI使用）という3種類の形で実装して行った。