EDA・ソフトウエア 強いLSIやボードを設計するための
 

高速IOのジッタ耐力テストでLSI社が新手法、BIST回路でサイン波ジッタを発生して注入

山口隆弘=アドバンテスト研究所
2013/09/20 12:28
印刷用ページ
高速シリアルIOデバイスのテストで、最も重要で効果的かつ最も困難なのが受信機のジッタ耐力テストである。テストの国際会議「ITC(International Test Conference)」では、早くも2002年のITC 2002において、ジッタ耐力テストに向けた高速テスト技術がアドバンテスト研究所と米Agere Systems社の共著論文として発表されている。タイトルは、「A New Method for Testing Jitter Tolerance of SerDes Devices Using Sinusoidal Jitter」(論文番号25.3)で、測定器と外部ループバックを組み合わるテスト手法である。

ここから先は日経テクノロジーオンライン会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の会員登録ボタンをクリックして、会員登録を完了させてからご参照ください。会員登録は無料です。

<技術者塾>
電源制御と主回路の定式化手法(2日間)
~状態平均化法によるコンバータの伝達関数の導出と制御設計の基礎について事例を基にわかりやすく解説~



これまでの電源設計の教科書にはない新しい見地から基礎理論および実践例について解説するとともに、「系の安定度」の問題点と解決手法についても解説します。今年3月に発刊した「スイッチング電源制御設計の基礎」(日経BP社刊)をベースに最新の内容を解説いたします。詳細はこちら

【日時】:2015年9月28~29日 10:00~17:00 (開場9:30)予定
【会場】:化学会館(東京・御茶ノ水)
【主催】:日経エレクトロニクス

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング