「2013 Symposium on VLSI Circuits」（2013年6月12～14日、京都市）のセッション21では、4件のナイキストA-D変換器と1件のD-A変換器に関する発表があった。ナイキストA-D変換器のうち3件はSARタイプで、1件はフラッシュ・タイプである。今回の発表で最も注目されたのは、プロセスのアシストによるSARの高性能化である。
スイスIBM Research-ZurichとスイスEPFLの共同チームが発表したA-D変換器（講演番号：C21-1）では、ディープトレンチ容量を用いてSARを作成し、8並列10GHz動作のA-D変換器をわずか130μm×195μmの中に収めている。プロセスは32nm世代のSOI技術を用いており、71fJ/conv.の変換効率である。どうやら、SOIプロセスを用いることにより、寄生容量が低減でき、高速A-Dには非常に有利に働くらしい。
C21-3で米Carnegie Mellon Universityが発表した5GHz動作の6ビット・フラッシュA-D変換器も同様に32nm世代SOIプロセスを用いて、59.4fJ/conv.の変換効率を達成している。この高速動作で、100fJ/conv.を切る電力効率を達成しているのは驚異的である。
C21-5でベルギーIMECが発表した11ビット・パイプラインSARも28nm世代CMOSプロセスを用いて410MHzの動作速度で6.5fJ/conv.の変換効率を達成しており、微細プロセスとSARの相性が良いことを証明して見せた格好となっている。
さらにC21-5の発表では、バックグランドのデジタル補正回路を今回パイプラインSARに初めて組み込んでおり、実用化に対する取り組みが進んでいることを伺わせた。パイプラインSARは究極の変換効率が達成できるものの、調整するパラメータが多いため実用化に関しては疑問視される点も多かったが、今回の発表で、その疑念をかなり払拭できたのではないだろうか。
回路規模は、補正回路込みで310μm×350μmとかなりコンパクトにできており、複雑なバックグランド・デジタル補正回路も微細プロセスを用いれば面積コストに影響しないことを証明している。
そのほか、日本勢で唯一健闘したのが、C21-4で慶応義塾大学が発表した容量D-A変換器が不要の比較器オフセット調整でSAR動作を行う0.5V動作のA-D変換器である。容量不要で65μm×91μmの大きさを実現しているのは立派といえるが、それでも、C21-1のIBM社らのA-D変換器（8並列のうちの1個）と比べると大きく見えてしまう。ディープトレンチ容量と32nm世代SOIプロセスの威力がいかに凄いかがよく分かる結果である。
