半導体製造 プロセス技術や工場の動向を知るための
 

【VLSI】Intelが22nm世代のDRAM混載SoC技術を発表、量産中のSRAMと同等の歩留まりを達成

大下 淳一=日経BP半導体リサーチ
2013/06/12 09:00
印刷用ページ
作製した混載DRAMのビットセル
作製した混載DRAMのビットセル
[クリックすると拡大した画像が開きます]
COB構造のキャパシタ
COB構造のキャパシタ
[クリックすると拡大した画像が開きます]
データ保持特性
データ保持特性
[クリックすると拡大した画像が開きます]
歩留まりの推移
歩留まりの推移
[クリックすると拡大した画像が開きます]

 米Intel社はトライゲート・トランジスタ(FinFET)技術を用いた22nm世代のDRAM混載SoC技術を開発し、「2013 Sympoium on VLSI Technology」(2013年6月11~13日、京都市)で発表した(講演番号:T2-1)。SoC混載メモリの集積密度としては過去最高という17.5Mビット/mm2を実現している。データ保持時間は95℃で100μs以上であり、動作速度は1GHz以上を実現できるとしている。講演では128Mビットの混載DRAMマクロの評価結果を示し、1Gビットのテスト・チップの写真も披露した。生産開始からわずか3カ月で、同社が22nm世代の論理LSIに混載しているSRAMと同等の製造歩留まりを達成したという。ただし、既に量産を開始しているか否かや、今後の量産計画については言及を避けた。

 Intel社は従来、SoCに混載するメモリとしてはもっぱらSRAMを用いてきた。今回、DRAMを採用したのはSRAMに比べてメモリ集積密度を高められるからだという。試作した128Mビットの混載DRAMマクロのセル面積は0.029μm2で、22nm世代の混載SRAM(0.092μm2)の1/3以下である。

 同社はかねて、ゲート長などが異なる複数種類のFinFETを同一チップに集積するプロセス技術をSoC向けに開発してきた。今回は高速版トランジスタをロジック部に、低リーク電流版トランジスタを混載DRAMのアクセス・トランジスタ部に適用することで、データ保持特性に優れ、しかも動作速度の高い混載DRAMを実現した。自己整合方式のコンタクト形成技術を採り入れ、コンタクトとゲート電極との距離を適切に設計したことも、リーク電流の低減に寄与したという。キャパシタは、第2~4メタル配線の層間絶縁膜に高アスペクト比のトレンチを形成するCOB(capacitor on bitline)構造を採用した。メモリ・セル当たりのキャパシタ容量は14.2fFと大きく、リーク電流は0.1pA以下と小さい。

注目度の高さを反映し会場から質問相次ぐ

ここから先は日経テクノロジーオンライン有料会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の「有料会員に申し込む」ボタンをクリックして、申し込み手続を完了させてからご参照ください。

<技術者塾>
電源制御と主回路の定式化手法(2日間)
~状態平均化法によるコンバータの伝達関数の導出と制御設計の基礎について事例を基にわかりやすく解説~



これまでの電源設計の教科書にはない新しい見地から基礎理論および実践例について解説するとともに、「系の安定度」の問題点と解決手法についても解説します。今年3月に発刊した「スイッチング電源制御設計の基礎」(日経BP社刊)をベースに最新の内容を解説いたします。詳細はこちら

【日時】:2015年9月28~29日 10:00~17:00 (開場9:30)予定
【会場】:化学会館(東京・御茶ノ水)
【主催】:日経エレクトロニクス

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング