• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス機器ISSCC 2013 > 【ISSCC】TSMCが世界最小のセル面積を持つ20nm世代の112MビットSRAMを発表

ISSCC 2013

【ISSCC】TSMCが世界最小のセル面積を持つ20nm世代の112MビットSRAMを発表

  • 木村 雅秀=日経エレクトロニクス
  • 2013/02/23 01:36
  • 1/1ページ
 台湾TSMC(Taiwan Semiconductor Manufacturing Co., Ltd.)は20nm世代のプレーナ型high-k/メタル・ゲート技術で製造した112MビットSRAMについて「ISSCC 2013」で発表した(講演番号18.1)。セル面積は現時点で世界最小となる0.081μm2を達成している。
【技術者塾】
「1日でマスター、実践的アナログ回路設計」(2016年8月30日(木))


コツを理解すれば、アナログ回路設計は決して難しくはありません。本講義ではオペアンプ回路設計の基本からはじめて、受動部品とアナログスイッチや基準電圧などの周辺回路部品について学びます。アナログ回路設計(使いこなし技術)のコツや勘所を実践的に、かつ分かりやすく解説いたします。。詳細は、こちら
日時:2016年8月30日(火)10:00~17:00
会場:エッサム神田ホール(東京・神田)
主催:日経エレクトロニクス

おすすめ ↓スクロールすると、関連記事が読めます↓