家電・モバイル ボリュームゾーンの最新動向を知る
 

【ISSCC】TSMCが世界最小のセル面積を持つ20nm世代の112MビットSRAMを発表

木村 雅秀=日経エレクトロニクス
2013/02/23 01:36
印刷用ページ
 台湾TSMC(Taiwan Semiconductor Manufacturing Co., Ltd.)は20nm世代のプレーナ型high-k/メタル・ゲート技術で製造した112MビットSRAMについて「ISSCC 2013」で発表した(講演番号18.1)。セル面積は現時点で世界最小となる0.081μm2を達成している。

ここから先は日経テクノロジーオンライン会員の方のみ、お読みいただけます。
・会員登録済みの方は、左下の「ログイン」ボタンをクリックしてログイン完了後にご参照ください。
・会員登録がお済みでない方は、右下の会員登録ボタンをクリックして、会員登録を完了させてからご参照ください。会員登録は無料です。

マイページ

マイページのご利用には日経テクノロジーオンラインの会員登録が必要です。

マイページでは記事のクリッピング(ブックマーク)、登録したキーワードを含む新着記事の表示(Myキーワード)、登録した連載の新着記事表示(連載ウォッチ)が利用できます。

協力メディア&
関連サイト

  • 日経エレクトロニクス
  • 日経ものづくり
  • 日経Automotive
  • 日経デジタルヘルス
  • メガソーラービジネス
  • 明日をつむぐテクノロジー
  • 新・公民連携最前線
  • 技術者塾

Follow Us

  • Facebook
  • Twitter
  • RSS

お薦めトピック

日経テクノロジーオンラインSpecial

記事ランキング