• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイスLSI設計技能検定試験「ESA」過去問題解説集 > ≪問題≫Verilog-記述式13

  • エッチ・ディー・ラボ
  • 2012/10/19 00:00
  • 1/1ページ


図のフリップフロップFF1,FF2において、

・要求するセットアップタイムを満たすかどうかは、
 クロック周期に依存する

・要求するホールドタイムを満たすかどうかは、
 クロック周期に依存しない

なぜホールドタイムの方は、クロック周期に依存しないのか。その理由を以下の手順で説明せよ。

< 回路構成図 >

< 解答手順 >
(1)「ホールドタイムとは~」の書き出しで、まずホールドタイムとは 何か
を説明する。

(2)続いてホールドタイム違反がクロックの周期に依存しない理由を、
FF2を対象に説明する。

解答と解説はこちら



* 解答と解説を見るには有料サービス「Tech-On!プレミアム」の加入が必要です。「Tech-On!プレミアム」の詳細はこちらから。

【技術者塾】(6/6開催)
最適制御とモデル予測制御の基礎から応用展開まで


最適制御の基礎と数値解法の考え方を解説した上で、モデル予測制御の問題設定、実時間アルゴリズム、そして最先端の応用事例について解説します。実際に応用する際の手順がイメージできるよう、簡単な例題を交えて説明します。詳細は、こちら
日程 : 2016年6月6日
会場 : BIZ新宿 (東京・西新宿)
主催 : 日経エレクトロニクス

おすすめ