私が半導体に取り組んだ1970年代始め、レイアウトはすべて手書きだった。マイラ・シートと呼ばれる特殊な用紙に各層を別々の色で描いていく。版画はまずは線だけ刻印して後で色付けするが、半導体のレイアウトはどの層かを明らかにするために最初から色を付けておく。この色を別にすれば、レイアウトは長方形の組み合わせですべて表現される。MOSトランジスタは、色が異なる2個の長方形を角度90度で交差させたパターンとなる。一つの層は拡散層、もう一つはゲート層である。抵抗も長方形であり、容量は二つの異なる層が重なり合うパターンとなる。

作業と思われていたレイアウトを技術開発の対象に昇格させる

　色は必要なマスクの総数だけ必要となるから、その数は増えていった。すなわちレイアウトはどんどん複雑になっていった。回路設計で必要な素子や素子間の接続関係を示した回路図が出来あがっているので、多くの人はレイアウトとは回路図に従って描くだけの単純作業だと思っていた。しかし、それは大きな間違いである。回路図上では１層であるものを，レイアウト設計ではマスク枚数分に展開していかなければならず，その作業は非常に複雑だからである。しかも、半導体ではレイアウト図こそが設計と製造の受け渡し点であり、製造は回路図ではなくレイアウト図の通りに製造する。回路図がいかに完璧でもレイアウトでミスがあれば何の役にも立たないものになってしまう。つまり、“レイアウトは単純作業”というそれまでの常識を変えなくてはならなくなったのである。

　これに関する例を示そう。まず配線方法についてである。当時、配線に使える層は3層あったが、それぞれの層の抵抗率は異なっていた。その抵抗率は30Ω□、10Ω□、0.5Ω□といった具合である。これに対し、単につなげば良いと考えて近くにある層で配線してしまうと、抵抗が高くなって動作しなくなる。このため、高い抵抗率の配線は近距離配線に使い、低い抵抗率の配線は遠距離配線に使うといった使い分けが必要になる。また差動増幅器の場合、二つの入力線に含まれる雑音の影響を最小限にするためには、二つの入力線をできるだけ近接させてパターン形状も同じにすると良い。二つの入力線に含まれる雑音が同相となり、その影響が最小限になるからである。

　このような検討を進め、私はレイアウトを新たな技術開発の対象に持ち上げたのである。もちろん特許の対象にもした。ICチップを顕微鏡で観察すればレイアウトを見ることができる。このため、レイアウトに関する特許侵害は、容易に発見できるという素晴らしい特徴を持っていた。特許の顕現性（特許侵害を発見する可能性）の点で優れており、いわゆる“使える特許”になりやすかった。

レイアウト特許の公認に先んじること11年

　私は1974年からレイアウトに関する特許を出願し始めた。ICの配置に関する法律、通称「半導体回路配置保護法」が出来たのは1985年5月31日である。その目的は「半導体集積回路の回路素子や導線の配置パターンの適正利用を図ることで、半導体集積回路の開発を促進し、経済発展に寄与する」ことである。私の着眼時期はレイアウト特許が公認されるに先んじること11年である。私は色々な研究を手がけたが、その中でもこのレイアウトに関する先見性は誇れるものの一つである。そして、その特許は実際に事業に役立った。私のレイアウト特許は、最初は「お絵書き特許」と揶揄（やゆ）されることがあった。そう言われる度にムキになって反論したが、内心はシメシメと思っていた。「まだ世間はこの価値を知らない。当分は私の独壇場だ」と思うと嬉しくなった。先んずべし。先んずべし。