|
日経エレクトロニクスは，2005年11月1日〜2日に技術セミナー「NE Embedded Processor Symposium
2005」を開催します。複数のCPUコアを1チップに集積したマルチコア構成が象徴するように，サーバ機やパソコンに向けた高性能チップと同様な技術が，ほぼ同時に組み込み機器向けのマイクロプロセサに適用されるようになってきました。一方で，こうしたマイクロプロセサを集積したSoCをソフトウエアと共に短期間で開発する手法に対する関心も高まっています。
今回のシンポジウムでは，1日目を「アーキテクチャ」，2日目を「開発手法」に分け，組み込み機器に向けたマイクロプロセサと設計環境の最新動向について，第一線の技術者の方々に講演していただきます。各セッションの終わりには，毎年ご好評いただいている質疑応答の時間を用意し，参加者と講演者が直接意見を交換できる場を提供致します。このほか，機器開発者に向けた最新技術の展示会を併設します。2日間のセミナーを通じて，明日の機器開発を担う技術者の皆様に，密度の濃い情報をお届けします。 |
| ■日時： |
２００５年１１月１日（火）〜１１月２日（水） 10:00〜18:00（予定） |
|
| ■会場： |
御殿山ヒルズ ホテルラフォーレ東京 （東京都品川区） |
|
| ■主催： |
日経エレクトロニクス |
| |
|
| ■協賛： |
|
２日券 日経エレクトロニクス読者価格：23,000円 （一般価格：28,000円）
１日券 日経エレクトロニクス読者価格：13,000円 （一般価格：18,000円） |
| ◇ |
全ての受講者に日経エレクトロニクス（半年間，13冊）の購読が付きます。
現在ご購読中の方は，購読期間を半年間延長いたします。 |
| |
|
| ※ |
満席になり次第，申込受付を締め切らせていただきますので、お早めにお申込ください。 |
| |
|
 |
| 【午前】 |
9:55〜10:00
■主催者あいさつ
|
10:00〜10:40
■基調講演：「マイクロプロセサの未来」
世界初のマイクロプロセサである米Intel社の「4004」の設計に携わった嶋正利氏が，今後のマイクロプロセサの進化についてこれまでの歴史を踏まえて語る。
|
10:40〜12:40
■セッション1：「最新組み込みマイクロプロセサ」
より高い演算性能を目指したマイクロプロセサの設計方針に変化が起こりつつあります。マルチコア構成やマルチスレッドの並列処理機能を売り物にした品種や，オブジェクト・コード効率の向上を図った品種などについて，その設計思想を開発メーカーが語ります。
|
|
|
10:40〜11:10
◇「次世代組み込み機器の要となるマルチスレッディング技術」
米MIPS Technologies, Inc.
VP of Solutions Architecture
Gideon Intrater氏
1つのマイクロプロセサで複数のスレッドを並列処理する「MT ASE」技術について解説する。MT ASE技術を使うことで設計者は，既存のソフトウエア資産を利用しながら，システム性能の向上とコストの低減を両立できる。加えて消費電力の低減も可能となる。中でもセットトップ・ボックスやVoIP装置，デジタル・テレビなどに搭載した際に，システム・レベルの並列性を引き出すことを想定している。
|
|
|
|
11:10〜11:40
◇「低消費電力と高性能化を両立させるＡＲＭのマルチコアとスーパースカラ技術」
アーム
取締役 エンジニアリンググループ エンジニアリングディレクター
渡辺 信久氏
ARMプロセッサは低消費電力特性を重視した設計方針を貫いてきたが，さらに一段高
い性能を得るため，マルチコア方式とスーパースカラ方式のプロセッサを市場に相次いで投入する。高性能化と低消費電力化を，これらの方式では如何に両立させたのかといった内容を軸に，プロセッサに投入されたNEON：メディア処理，Thumb2：コード効率向上，Jazelle RCT：Java高速処理などの効率的な組込み処理を実現する多様な技術について紹介する。
|
|
|
|
11:40〜12:20
◇「4スレッドの並列処理機能を備えるCPUコアを8個集積したマイクロプロセサを開発」
米Raza Microelectronics, Inc.
ラザエレクトロニクスジャパン 代表
上谷 達也氏
ラザのマルチスレドッドコンピーターXLRについて，その概要，アーキテクチャを紹介する。これは8コアx4スレッドで，32CPU の能力を持つと同時に，各種I/Oを統合化した多機能マルチプロセッサーである。現段階では性能面で最高の能力を持つものである。1コアから8コアまでのピンコンバティブルで対応でき，システムの負荷に応じて拡張可能という優れものである。応用面では，オフィスオートメーション，ストレージ，ネットワークならびにセキュリティと広範囲に対応できる。 |
|
12:20〜12:40
■質疑応答および講演者によるパネルディスカッション |
| 【午後】 |
13:40〜15:30
■セッション2：「電力低減技術の最前線」
電池動作する機器に向け，単位消費電力当たりの演算性能を引き上げたマイクロプロセサを開発する動きが活発です。また据置型機器への搭載を想定した品種でも，放熱対策をなどの観点からこれまで以上に消費電力を抑えたいという要求が高まっています。消費電力の低減に向けてさまざまな工夫を施した最新チップの紹介と，システムに組み込んだ際の使いこなしなどについて講演します。
|
|
|
13:40〜14:10
◇「Virtex-4 FX Extends PowerPC Instructions」
米Xilinx, Inc.
プログラマブル・システムズ・マーケティング シニア・マネージャ
Tim Erjavec氏
PPC405をハードコアとして搭載するVirtex-2Proにより，これまで以上に高速なソフトウエアの実行と消費電力の低減が可能になる。Vitrex-U Proの補助プロセサ・ユニットがCPU パイプラインを FPGA ファブリックに直結できるためである。さらに，EthenetのMAC処理に向けたハードコアがPPCバスに直結してあるため，データの高速転送が可能である。こうした特徴を備えるVirtex-2Proの採用事例と，これまでとは一線を隠したシステムの設計手法を紹介する。
|
|
|
|
14:10〜14:40
◇「SuperHファミリにおける低電力化技術」
ルネサス テクノロジ
システムソリューション統括本部 システムコア技術統括部 ＣＰＵ開発部第一部 部長
服部 俊洋氏
MIPS/Wという指標を掲げ，性能電力効率を追求してきた32ビットSuperHファミリにおいては，回路的，方式的、アーキテクチャ的，その他あらゆる方面からの低電力化の技術が用いられている。本講演では，SH-Mobile,，SH-Naviシリーズを中心に動作電力を削減する方式，スタンバイ電力を削減する方式等について解説する。
|
|
|
|
14:40〜15:10
◇「高い電力効率を備えたスケーラブルなマイクロプロセサ」
米P.A. Semi, Inc.
Vice President, Architecture
Pete Bannon氏
組み込み機器や高性能コンピュータに向けた，最先端の低消費電力技術を採り入れたマイクロプロセサを紹介する。スケーラビリティや入出力インタフェースのコンフィギュラビリティを高めると共に，演算スループットの向上を図った。 |
|
15:10〜15:30
■質疑応答および講演者によるパネルディスカッション |
16:00〜17:00
■パネル討論会T：「裾野を広げるマルチコア，その実力と課題を語り合う」
ムーアの法則の限界説が叫ばれる中，次代のアーキテクチャとして期待されるのが，複数のCPUコアを並べるマルチコアです。パソコンからゲーム機用LSIにとどまらず，携帯電話機用LSIやデジタル家電用LSIへと採用が広がりつつあり，組み込み機器開発に大きな恩恵をもたらす技術として，確実に身近なテーマになりました。そこで，マルチコア技術の組み込み機器設計の応用について，その開発を経験した技術者の方々に意見を交換していただきます。
|
|
|
◇パネリスト：
・富士通研究所 フェロー
高村 守幸氏
・米Tensilica Inc. Founder and CEO
Chris Rowen氏
・NECエレクトロニクス モバイルLSI事業部 マネージャ
松下 智氏
|
|
17:00〜19:00
■懇親パーティ/展示会 |
| 【午前】 |
10:00〜12:50
■セッション3：「短TATを目指したLSI開発の動向」
製品サイクルが短いデジタル民生機器などでは，心臓部となるSoCの開発期間（TAT）をいかに短縮できるかが，製品の投入タイミングに大きな影響を及ぼします。製品ごとにチップを設計していたこれまでのASICの開発手法では，こうした状況に対応するのが難しくなりつつあります。こうした状況を背景に提案が相次いでいる，TATの短縮を目的としたLSIの開発手法について，FPGAやコンフィギュラブル技術といったそれぞれの観点から開発メーカーが説明します。
|
|
|
10:00〜10:30
◇｢「柔らかい」プログラマブル・ソリューションの提案」
日本アルテラ
マーケティング シニアマネージャー
堀内 伸郎氏
FPGAやCPLDといったハードウェアそのものを容易に変更できるプログラマブル・デバイスは，「柔らかいハードウェア」を実現する手段として代表的な要素である。我々のプログラマブル・ソリューションは，さらに広範な「柔らかい」手段を提供する。このセッションでは、組み込みシステムの主要なコンポーネントである，マイクロプロセサとメモリ・サブシステム，および入出力サブシステムを，システムの要求仕様や開発フェーズに応じて柔軟に変更する手法やツールについて紹介する。 |
|
|
|
10:30〜11:00
◇「コンフィギュラブル技術を活用した，マルチスタンダード対応システム」
ARC International社
Director, Multimedia Solutions
Dan Davis氏
解像度がD1相当のH.264を含む複数のコーデック処理を低い動作周波数と消費電力で実現できる，プログラマブルなビデオ・サブシステムについて説明する。このサブシステムは，SIMD命令を備えたARC725Dと呼ぶメディア・プロセサを核としており，SysBridgeと呼ぶインタフェースによって顧客ごとに異なるIPコアを接続できる。復号化処理などを効率よく実行するために，並列度の引き上げと消費電力の低減をどのような設計思想に基づき実現したかについても述べる。 |
|
|
|
11:00〜11:30
◇「DSP命令と専用命令の定義によるCPUコアの性能向上」
ミップス・テクノロジーズ
ソリューション・アーキテクト
豊田 仁氏
信号処理の高速化に向けてDSP命令を用意したMIPS32 24KEコアと，ユーザーが命令を定義できるCorExtend機能を備えたMIPS32 24KE Proシリーズについて紹介する。これらのコアに対応したツールによるソフトウエアの開発環境についても説明する。
|
|
|
|
11:30〜12:00
◇「短TATを実現するSoC開発の現実」
米Tensilica Inc.
Founder and CEO
Chris Rowen氏
短TATを実現するLSI開発への期待は高いものの，これを達成することは容易ではない。提案される手法が設計工程の一部しか短縮できなかったり，設計上の自由度を奪ったりすることが理由である。これに対して，特定用途に最適化したCPUコアとソフトウエアの自動生成技術に基づいた，マルチコア構成のSoCを開発する手法は，こうした問題を解決する。こうした開発手法に向けたツールやアーキテクチャ，処理エンジンなどについて解説する。 |
|
|
|
12:00〜12:30
◇「マルチプロセサ時代のSoCオンチップインターコネクト」
ソニックス
フィールド エンジニアリング マネージャ
鈴木 一可氏
マルチコア構成やDRAMへの効率的なアクセスが必要となる今後のSoC設計を短期間か
つ低工数で実現する，Sonics社のインターコネクト用IPについて解説する。このIP
コアはデジタル民生機器，モバイル機器，ネットワーク機器などに搭載されるSoCへ
の採用実績があり，現在までの累計出荷個数は1億数千万個に及ぶ。
|
|
12:30〜12:50
■質疑応答および講演者によるパネルディスカッション |
| 【午後】 |
13:40〜16:00
■セッション4：「ソフトウエア開発の効率化手法」
システム全体の開発効率の向上を目指し，さまざまな製品で利用可能なプラット
フォームの構築や，C言語など利用した設計環境の採用が広まっています。これらを
利用したシステム開発の利点を事例などを交えながら紹介します。
|
|
|
13:40〜14:10
◇「マルチコアを活用したCell向けソフトウエア開発の利点」
日本アイ・ビー・エム
ソフトウエア開発研究所 WPLC ＆ パーベイシブ・ソリューション開発
浅井 信宏氏
マルチコア構成を採るマイクロプロセサ「Cell」の性能を引き出すソフトウエア開
発環境について説明する。Cellの開発や製造に当たってIBMが果たした役割や，今後
の応用などについても述べる。
|
|
|
|
14:10〜14:40
◇「システム開発のトータルソリューションを実現するプラットフォーム」
ルネサステクノロジ
システムソリューション統括本部
システムコア技術統括部 副統括部長
長谷川 淳氏
ソフトウエアとハードウエアの継承性，スケーラビリティ，ヘテロジニアス構成を
実現する新たな開発プラットフォームについて解説する。
|
|
|
|
14:40〜15:10
◇「C言語によるSoC設計がソフトウエア開発に及ぼす効果」
NEC
システムデバイス研究所 システムCAD研究部長
若林 一敏氏
C言語によるSoC開発を多数手掛けた経験に基づき，ハードウエアと並行したソフト
ウエア開発がシステム全体の設計に及ぼす効果を述べる。合わせてこうした目的
に向けて開発したツールの特徴や使いこなし方を解説する。
|
|
|
|
15:10〜15:40
◇「An ESL Solution for Multi-processor SoCs」
米CoWare, Inc.
Director, Solutions Marketing
Pete Hardee氏
SoCの開発効率を向上する総合的なESLソリューションについて解説する。具体的には，MIPS社のCoreXtendを利用する開発に向けた「CORXpert」や，SystemCを使ったハード-ソフト協調設計/検証ツールである「ConvergenSC」について述べる。ソフトウエア設計のためのソリューションについても説明する。 |
|
15:40〜16:00
■質疑応答および講演者によるパネルディスカッション |
16:20〜17:20
■パネル討論会U：「ソフト−ハード協調設計の理想と現実」
本格導入が始まったソフト−ハード協調設計。チップの設計と並行して，ソフトウエアの開発に取り掛かれることから，開発期間の短縮に向けた切り札として期待が高まっています。こうした設計環境を先行して採用した設計者の方々に，その有効性や今後の課題について討論していただきます。
|
|
|
◇パネリスト：
・ソニー 半導体事業グループ システムLSI事業本部 設計基盤技術部門 SBU
Senior Principal Engineer
柿本 勝氏
・NEC システムデバイス研究所 システムCAD研究部長
若林 一敏氏
・ソニックス フィールド エンジニアリング マネージャ
鈴木 一可氏
・米CoWare, Inc. Director, Solutions Marketing
Pete Hardee氏
|
|
| ※プログラム，講師は予告なく変更する場合がございます。予めご了承ください。 |
|
