SuperHファミリに採用した低電力技術と今後のコア展開

CELL Broadband Engineの組み込み機器への展開および，そのアプリケーション

CELL Broadband Engine（BE)　Processorをゲーム機器以外の装置へ組み込む場合の，展望およびそのアプリケーションについて解説する。また，CELL BEプロセサを2基搭載したCELLブレード・サーバーの概要とその応用例を紹介する。

PowerQUICCファミリのSoCプラットフォーム

スケーラブルで豊富な製品ラインアップを揃えたPowerQUICCファミリのSoCプラットフォームの特徴と，そのプラットフォームに搭載される高速インタフェースなどのシステム機能について紹介する。

12：45-13：30　昼食/展示会

スレッド管理機能をハードウエアで集積したマルチコア型マイクロプロセサ

CPUコア間で負荷分散を図るためにスレッドの管理機能を専用回路として実装したマルチコア型マイクロプロセサについて説明する。CPUコア間の接続に採用したオンチップ・ネットワーク技術についても述べる。

マルチプロセサ型SoCへの道

マルチコアのSoCを開発するには，CPUコアの数やこれらを結ぶアーキテクチャ，タスクの割り当てなど多くの課題がある。こうした課題の解決に向けた，Xtensaに基づく再構成可能なCPUコアを用いたマルチコアSoC設計の最適化手法について解説する。

通信・アプリケーション機能搭載ワンチップLSI: 「SH-Mobile G1」

マルチプロセサ構成を採るプリンタ・コントローラの開発

最近の印刷技術で用いられている画像認識や画像処理は，膨大な演算を必要とする。またメモリ・カードからの印刷では，限られたハードウエア資源でパソコンからの印刷に匹敵する画質とスループットを引き出すための，処理性能が要求される。こうした目的に向けて新開発した，マルチコア構成を採る画像処理エンジンREALOIDについて発表する。

仮想プラットフォームで実現するアーキテクチャの最適化とソフトウエア開発期間の短縮

複雑になるアーキテクチャの最適化と爆発的に増大するソフトウエアの早期開発は，SoCの開発期間を短縮する上で最も重要な課題である。本セッションでは仮想プラットフォームを用いて，定量的な解析を行いながらアーキテクチャを最適化する手法と，マルチコアに対応した高速な仮想ソフトウエア開発環境，およびSystemCモデルの再利用性を高めるライブラリについて紹介する。

低消費電力でプログラマブルなメディア・サブシステム「ARC Video」の提案

マルチメディア処理に向けた低消費電力のサブシステムについて説明する。一般的なプロセス技術を用いた実装例や，このサブシステムに用いた再構成可能なCPU/DSPコア，128ビットのSIMDアクセラレータ，マルチメディア・データに最適化したDMAコントローラの詳細を明らかにする。

8ビット互換性を備えた業界初の32ビット・マイコン用エンジンColdFire V1コア

組み込み機器向け最新マイクロコントローラ

HD DVDレコーダーに向けた画像処理LSI

ローコストの複合プリンタに向けたSoCの提案とその応用

（仮）SoC向けダイナミック・リコンフィギュラブル技術

12：40-13：40　昼食/展示会

低消費電力H.264_HD_HPコーデックIPの開発及び将来の技術動向

数学的手法を駆使した，信号処理の新しいアルゴリズムの総称であるDMNA(Digital Media New Algorithm)をH.264_HD_HPコーディックIPの開発に応用した。その技術内容および将来の開発方針に関して説明する。

Cellプロセッサにおけるレイトレーシングの実装と最適化

我々は東芝と共同で，より写実的な3次元グラフィックスの描画を可能にするグローバル・イルミネーション（GI）と呼ぶ手法のCellへの移植と最適化に取り組んできた。本公演ではGIのアルゴリズムのうち，最も一般的な手法の1つであるレイキャスト法の実装を中心として，Cell上のプログラム開発や最適化におけるポイントを解説する。

Handshake Solutions社の非同期回路設計ツールについて

クロックを用いない論理LSIの設計と検証を可能にするHandshake Solutions社のツールについて解説する。

SoC設計のタイミング収束と電力管理，再利用に向けたEDAツール

SoCの設計時においてタイミング収束までの時間を短縮することに向けたツールについて紹介する。SoC内のインターコネクトにおいて非同期の通信を可能にする。複数のクロック・ドメインに分割したマルチコア型マイクロプロセサなどの設計が容易になる。

SuperHファミリに採用した低電力技術と今後のコア展開

CELL Broadband Engineの組み込み機器への展開および，そのアプリケーション

CELL Broadband Engine（BE)　Processorをゲーム機器以外の装置へ組み込む場合の，展望およびそのアプリケーションについて解説する。また，CELL BEプロセサを2基搭載したCELLブレード・サーバーの概要とその応用例を紹介する。

PowerQUICCファミリのSoCプラットフォーム

スケーラブルで豊富な製品ラインアップを揃えたPowerQUICCファミリのSoCプラットフォームの特徴と，そのプラットフォームに搭載される高速インタフェースなどのシステム機能について紹介する。

12：45-13：30　昼食/展示会

マルチコアに向けたソフトウエア開発の実践とツール，最適化手法

デッドロックや競合などを回避しながら，マルチスレッドで単一のプロセスを記述するプログラミング・モデルについて解説する。こうしたソフトウエア開発を助けるツールについても述べる。

マルチコアの性能を引き出す信頼性の高いソフトウエア開発について

C言語またはC++言語で記述したソフトウエアをマルチコアに移植するSieve Systemについて紹介する。このツールを使うことで，ソース・コードに若干の修正を加えるだけで，マルチコア型マイクロプロセサに最適化したソフトウエアの開発が可能になる。

組み込みマルチコアを前提としたシステム・ソフトウエアへの要求

マルチコアを活用する上で欠かすことのできないソフトウエアの並列化，OSが提供するプロセス間通信機能と負荷分散機能，デバッグと解析を可能にするツールについて，その最新動向を解説する。

組み込みマルチコア技術の潮流

組み込み用途にマルチコアを適用するための条件について説明する。さらに，マルチコアを採用するに当たって検討すべき利害得失や，ソフトウエアの実行状態の把握やスケーラブルな性能向上を容易にする新たなマルチコア技術について言及する。

組み込み用途に向けた対称型マルチプロセシングの課題とアーキテクチャ

対称型マルチプロセシング（SMP）技術を組み込み用途に用いるための勘所についてまとめる。その上で，組み込みSMPに向けたリアルタイムOSと，Bounded Multi-processingと名づけたプログラミング・モデルについて紹介する。

マルチコアのデバッグをいかにより良く行うか

マルチスレッドの並列処理や，マルチコア構成の導入に伴い難しくなるデバッグの解決手段について解説する。各コアやバス・インタフェースの情報を伝えたり，トリガや性能評価を外部に提供する機能の集積が重要になる。

並列処理を行うアプリケーション・ソフトウエアのデバッグと最適化流

マルチコア構成を採る高性能コンピュータに向けたツールをマルチコア型マイクロプロセサにおけるソフトウエア開発に利用する手法について検討する。さらに，マルチコアに向けたスケーラブルなデバッグと最適化を可能にするツールについて紹介する。

マルチコアの可能性と，そのための挑戦，そして夢

3つの「P」，すなわち，パワー効率，パフォーマンス，プログラマビリティの観点から，マルチコア型マイクロプロセサの可能性について論じる。またさまざまなアーキテクチャについて評価を試みる。

組み込みマルチコア上でのメディア・コーディックの効率化

MPCoreプラットフォーム上でメディア・コーデックを実行する際の拡張性と適用性を確認するために行った幾つかの事例について述べる。ソフトウエア分割を異なる側面から行った場合にMPCoreがどのようにそれらの異なるレベルの並列処理をサポートするか理解することを目的とした。　これらの事例を通じて，メディア処理のように高い性能を必要とするアプリケーションが，多様なハードウェア機能によって高速化されることと，既存のデバイスで次世代コーデックに対応できる拡張性の意義を述べる。

ARM MPCore上でSMPとAMPを混在させるOSを開発

対称型マルチプロセシング（SMP）と非対称型マルチプロセシング（AMP）を混在できるマルチコアのソフトウエア実行環境を実現可能なリアルタイムOSについて説明する。ARM11 MPCoreに基づくデバッグとプロファイリングについても述べる。

グラフィカルなツールを用いたマルチコア・システムの短期開発

マルチコア型マイクロプロセサにおけるマルチスレッド環境において，直感的なプログラミングを可能にしソフトウエア開発期間を半減できる，グラフィカルな開発ツールについて解説する。このツールを使ったソフトウエア開発の実例についても紹介する。

既存コードのマルチコア プロセッサ移行

マルチコア型マイクロプロセサに向けたソフトウエア開発で，個々のプログラムのバグを検出したり，システム全体の性能を最適化したりすることに向けたデバッガについて紹介する。システムをトレースするツールの実践的な使い方を実演を交えて解説する。

仮想化技術を使ったマルチコアの高速化

シングル・コアの組み込みシステムから，次世代のマルチコアのシステムへの円滑な移行

マルチコア構成のマイクロプロセサを設計する際に重要となる，チップ面積の最適化や消費電力の抑制などに向けた設計環境について述べる。プラットフォームがFPGAであるかASICであるかや，プロセス技術を選ばないという特徴を備える。

デュアルコアDRPによる高速かつ柔軟な画像処理システムとマルチチップ構成の可能性

高速性，柔軟性，低消費電力を兼ね備えたDRP，アイピーフレックス社DAPDNA-2チップの実アプリケーションについて解説します。ハードウエア設計の難易度が年々増す中TATおよび開発コスト削減の為，様々な製品ラインアップに対応しうる共通のハードウエアプラットフォームが求められています。アイピーフレックス社のDAPDNA-2チップは高速性と柔軟性を兼ね備えた「やわらかいハードウエア」として注目されてきましたが，特に様々な画像処理アルゴリズムを瞬時に切り替えて高速実行する画像処理装置として評価され，各種画像処理製品のハードウエアプラットフォームとしての採用が始まっております。本講演においては，DAPDNA-2のアーキテクチャ，開発環境，設計テクニック，画像処理アプリケーションについて具体例を交えながら解説を行います。

OpenSPARCを使ったオープン・ソースによるハードウエア開発

デジタルAVコミュニケーションを実現するDSP/MCUヘテロジニアス・プロセッサ DaVinci テクノロジー

TIの最新C64x+DSPコアとARM9コア搭載へテロジニアス・プロセッサ・アーキテクチャを用いたデジタルAVコミュニケーション機器向けソフトウエア開発について解説する。

大量生産する機器では，マルチスレッド機能付きマイクロプロセサとマルチコア型マイクロプロセサのどちらを選ぶべきか

16個のCPUコアを備えるマイクロプロセサを使って，レイヤ７を対象としたNGネットワーク・プラットフォームを構築する

マルチコアDSPにおける並列演算処理

StarCore DSPコアに含まれる4個の算術論理演算器による並列演算およびマルチコアDSPであるMSC8144を用いた並列処理を，スマート・アンテナやエコー・キャンセラに利用される規格化最小平均二乗アルゴリズム（NLMS）を例として説明する。その際，具体的なプログラミング技法や開発環境についても述べる。