Intel社がひずみSiを採用へ，2003年後半に90nmプロセスによるLSIを量産開始
2002/08/13 15:12
米Intel Corp.は，ゲート長50nm(ゲート酸化膜厚1.2nm，設計ルールは90nm)のCMOSプロセス「P1262」を発表した(図1)。2003年後半にP1262プロセスを使用したLSIの量産出荷を開始する。すでに同社はP1262プロセスで52MビットのSRAM（static random access memory）を製造しており，P1262プロセスで供給電圧が1.2Vの半導体の製造を目指す。
P1262プロセスで，同社は「ひずみSi(strained silicon)」を採用する。ひずみSiは，トランジスタのチャネル部分のSi膜に応力を加えてひずませることで，LSIの動作速度を向上する技術。ひずんだSi膜中では，キャリアの移動度が向上するという現象を利用する。Intel社のほかにも，米IBM Corp.が2003年までの実用化を目指して開発を進めている。2001年6月にIBM社が実用化を表明した際には，大きな話題を呼んだ。IBM社は，LSIの動作速度を最大で35%向上できると試算している。国内でも，実用化時期などは明らかにしていないが東芝や次世代半導体の基盤技術を開発する「半導体MIRAI（Millennium Research for Advanced Information Technology）プロジェクト」などが研究している。
Intel社のProcess Architecture & Integration担当DirectorであるMark Bohr氏は，「Si原子をわずか1％伸ばすだけで，トランジスタ電流の速度を10％〜20％向上できる。ひずみSiの導入による製造コストの増加はわずか2％」と，ひずみSiの効果を示した。さらに同氏は，詳細を明らかにしなかったが，他社のひずみSi製造プロセスとは異なる特徴を持っていることも示唆した。ひずみSi以外にも，low-k膜として「Carbon-doped oxide」（CDO）を利用することも明らかにしている。加工性を向上するために，エッチ・ストップ膜を併用する。CDOを利用することで，SiOF膜に比べて，配線容量を18%削減できるという。
Intel社は，P1262プロセスをオレゴン州やニューメキシコ，アイルランドの工場に導入する。300mmウエハーを利用して，同社の「Prescott（コード名）」と呼ばれるマイクロプロセサと複数の新製品を製造する予定。(Phil Keys＝シリコンバレー支局，河合 基伸）
P1262プロセスで，同社は「ひずみSi(strained silicon)」を採用する。ひずみSiは，トランジスタのチャネル部分のSi膜に応力を加えてひずませることで，LSIの動作速度を向上する技術。ひずんだSi膜中では，キャリアの移動度が向上するという現象を利用する。Intel社のほかにも，米IBM Corp.が2003年までの実用化を目指して開発を進めている。2001年6月にIBM社が実用化を表明した際には，大きな話題を呼んだ。IBM社は，LSIの動作速度を最大で35%向上できると試算している。国内でも，実用化時期などは明らかにしていないが東芝や次世代半導体の基盤技術を開発する「半導体MIRAI（Millennium Research for Advanced Information Technology）プロジェクト」などが研究している。
Intel社のProcess Architecture & Integration担当DirectorであるMark Bohr氏は，「Si原子をわずか1％伸ばすだけで，トランジスタ電流の速度を10％〜20％向上できる。ひずみSiの導入による製造コストの増加はわずか2％」と，ひずみSiの効果を示した。さらに同氏は，詳細を明らかにしなかったが，他社のひずみSi製造プロセスとは異なる特徴を持っていることも示唆した。ひずみSi以外にも，low-k膜として「Carbon-doped oxide」（CDO）を利用することも明らかにしている。加工性を向上するために，エッチ・ストップ膜を併用する。CDOを利用することで，SiOF膜に比べて，配線容量を18%削減できるという。
Intel社は，P1262プロセスをオレゴン州やニューメキシコ，アイルランドの工場に導入する。300mmウエハーを利用して，同社の「Prescott（コード名）」と呼ばれるマイクロプロセサと複数の新製品を製造する予定。(Phil Keys＝シリコンバレー支局，河合 基伸）
|
