

第7回 LSI IP デザイン・アワード応募書類

タイトル：

画像分割と連想処理に基づいた物体検出 LSI アーキテクチャ

技術分野：

ハード設計資産部門：開発助成審査用

応募者：

森本 高志，山岡 功佑，足立 英和，原田 洋明，桐山 治，小出 哲士，Mattausch Hans Jürgen

所属機関：

広島大学ナノデバイス・システム研究センター

1 研究の目的

知能ロボットの開発や移動物体認識のためには、カメラから取り込んだ画像から物体を高速に検出する必要がある。そのため、多くの従来アルゴリズム/アーキテクチャでは簡単な画像間差分に基づく処理などが行われているが、差分に基づく方法は複数の静止・移動物体を含む場合やカメラ自体が移動している場合には、そのまま適用することが難しい。これらの問題を解決するためには、画像分割（抽出）を行うことによりフレーム中のすべての物体を抽出し、前フレームの物体との間で類似パターン（オブジェクト）検索による連想処理を行い対応付けを行う方法が有力である。本研究では、画像分割および類似オブジェクト検索の高度な処理をリアルタイムで処理できるアーキテクチャを融合することで、リアルタイムかつ高精度な物体検出を実現できる物体検出 LSI の開発を目標とする。

2 研究の概要

(1) 利用分野：知的情報処理，知能ロボット，リアルタイム画像認識技術

(2) 特徴：

- 画像分割セルネットワーク LSI アーキテクチャによるリアルタイム画像分割処理
- セルネットワークの構成を利用した物体特徴量の計算
- 全並列最小距離検索連想メモリ LSI アーキテクチャを利用した高速な類似オブジェクト検索機能の実現
- 複数の静止・移動物体，物体の重なり，及び変形する物体を含む場合に対しても高精度の物体検出が可能

(3) 種類：ハードウェア VC

3 訴求点

セルネットワークベース画像分割アーキテクチャと全並列最小距離検索連想メモリアーキテクチャを融合し、リアルタイムで静止物体・移動物体にかかわらず時系列画像中の物体を検出するアーキテクチャを提案した。アルゴリズムの精度をシミュレーションによって検証し、従来アルゴリズムでは検出困難な例に対しても有効であることを確認した。画像分割セルネットワークアーキテクチャの構成を利用して物体の特徴量を抽出・計算する回路を提案した。また、最小距離検索連想メモリを用いた高速な類似オブジェクト検索による物体追跡機能を実現する。提案アーキテクチャは、QVGA サイズ程度の画像中の「意味のある情報」を持った物体をリアルタイムで検出・追跡できる処理速度を備えていると見積もることができる。また、回路規模の観点からも集積回路による実現性は高いと判断できる。

アピールしたい指標：革新性，実現性。

1 まえがき

知的情報処理技術の実現に向けての画像認識処理技術はコンピュータ・ビジョンにおける重要な研究課題であり、人間に近い動作・判断を行う知能ロボットや高度道路交通システムの実現のために必要不可欠な技術である。これらのシステムを実現するためには、カメラから取り込んだ時系列画像中の各物体をリアルタイムで追跡・認識する処理が必要となる [1]。

時系列画像中の物体を検出・認識するアルゴリズムやアーキテクチャとしては画像間差分に基づく方法が一般に多く提案されている [2, 3, 4]。しかし、画像間差分に基づく方法では、(1) 複数の物体の検出・認識が難しい、(2) 物体同士が重なる場合に各々の区別が困難である、(3) 静止物体を検出することができない、(4) カメラ自体が移動している場合にそのまま適用することができない、という問題がある。これらの問題を解決するためには、画像分割処理によって画像中の物体を抽出し、前フレームの画像分割結果を参照して類似パターン（オブジェクト）検索を行い、最も類似した物体を同一物体と認識する方法が有力な方法の一つであると考えられる（図 1）。画像分割処理を利用すれば、物体の運動状態にかかわらずフレーム中のすべての物体を抽出することができる。また、各分割領域からは、差分による方法と比較して、より多くの物体情報を得ることができるため検出精度の向上も期待できる。

しかし、画像分割処理や類似オブジェクト検索処理は計算量が大きく高度な処理であるため、汎用計算機による処理ではリアルタイム処理の実現は難しい。そこで、本研究では我々の研究グループによって開発されたセルネットワークベースデジタル画像分割アーキテクチャ [5, 6, 7] と最小距離検索連想メモリアーキテクチャ [8, 9, 10] を融合させたリアルタイム物体検出アーキテクチャを提案する。提案アーキテクチャは、セルネットワークベース画像分割アーキテクチャによるリアルタイム画像分割処理の結果から、画像中の物体の特徴量を計算し、特徴量空間における類似オブジェクト検索によって物体検出を行う。類似オブジェクト検索では、全並列最小距離検索連想メモリアーキテクチャの利用によって高速かつ低消費電力な連想マッチング処理を実現する。

画像分割と連想マッチング処理に基づく提案アーキテクチャは

- 画像分割を用いることによって、複数の静止物体、移動物体の両方を画像から抽出することができる。
- したがって、カメラ自体が移動している場合にも、静止・移動物体を抽出可能。
- 物体同士の部分的な重なりがある場合も各々を抽出し、前フレーム中の物体との間の類似オブジェクト検索で検出可能。
- 剛体だけではなく、変形する物体も類似オブジェクト検索によって検出可能。

という特徴を備えており、画像間差分に基づく方法が持つ上記の問題点を解決することができる。

提案アーキテクチャを搭載する LSI の開発によって静止物体、移動物体双方のリアルタイムかつ高精度の検出が可能となり、知能ロボットや移動物体認識などにおける画像情報処理性能が飛躍的に向上することが期待できる。




図 1: 画像分割と類似オブジェクト検索による物体検出。




図 2: 提案する画像分割と連想マッチング処理に基づく物体検出フローチャート。

2 物体検出アルゴリズム

2.1 アルゴリズム概要

物体検出アルゴリズムは、画像分割、分割結果からの各物体の特徴量抽出、特徴量を利用した類似オブジェクト検索、並びに次フレーム中での推定位置計算の 4 つの大きなステップからなっている。提案アルゴリズムでは、物体の特徴量として、サイズ（幅、高さ）、画像中の位置（ x, y ）、面積および色情報（R, G, B）を用いる。図 2 に提案アルゴリズムのフローチャートを示し、以下に各処理を説明する。

- (1) 画像分割処理を行い、画像中の各物体を抽出する。
- (2) 分割領域に属する領域で、 x および y 方向の座標が最大および最小となる 4 画素の位置を抽出する（図 3 参照）。
- (3) 分割領域の幅 w 、高さ h 、画像中における物体位置 (x, y) を以下の式によって計算する。

$$w = X_{max,x} - X_{min,x} \quad , \quad h = Y_{max,y} - Y_{min,y} \\ x = \frac{X_{max,y} + X_{min,y}}{2} \quad , \quad y = \frac{Y_{max,y} + Y_{min,y}}{2}$$

また、分割領域に属する画素数をカウントし面積とする。さらに、 $P_{xmin}, P_{xmax}, P_{ymin}, P_{ymax}$ の画像データから物体の色情報（RGB 輝度値それぞれの平均値）を計算する。物体の特徴としての色情報を計算するためには、物体に属する 1 画素の位置がわかればよいが、様々な形状を持つ物体に属する画素の位置を求めることは困難である。そこで、物体の形状によらず、確実に色情報を計算するために上記 4




図 3: 分割結果からの特徴量抽出.




図 4: 動きベクトルと推定位置の計算.

点の色情報の平均を用いる.

- (4) 特徴量空間において、前フレームのすべての物体との間の類似オブジェクト検索による連想マッチング処理を行い、最も類似した前フレームの物体を同一物体であると認識する.
- (5) サイズや色が類似した複数の移動物体が存在する場合、物体の位置をそのまま次フレームでの連想マッチング処理に用いるのでは、正確な検出・追跡は期待できない. そこで、同一物体であると認識された物体の現フレーム中での位置および前フレーム中での位置の差から動きベクトルを計算し、次のフレームにおける推定位置を求め、次フレームでの最小距離検索に使用する(図 4).
- (6) (1) から (4) の処理を画像中のすべての抽出した物体について繰り返す.

2.2 提案アルゴリズムの検証

提案アルゴリズムの検証を MathWorks 社の MATLAB を用いて行った. 図 5 に実験に使用した 80×60 サンプル画像 (30fps) を示す.

サンプル 1 は、複数の移動物体が存在し、物体の部分的な重なりを含む例である. 各物体を指定するために、それぞれに番号を付け画像中に示してある. 図 6(a) には各物体間の類似度の指標となるマンハッタン距離を示した. 距離は 2 つの物体間の不一致度を表す. 完全に一致する場合に距離 0 となり、類似度が下がるにしたがって距離は大きくなる. ここで、記号 (t, i) は t 番目のフレーム画像中の i 番目の物体を示す. また、各特徴量からの寄与を均等化するために、面積は 2^6 、サイズと位置は 2^2 、色情報は 2^4 で除算し、小数部分の切り捨て後に距離計算を行っている. 表中に赤字で示すように、すべての物体が前フレーム中の物体と正しく対応付けできていることがわかる. この結果から、提案アルゴリ




図 5: シミュレーションに使用した連続画像 (サイズ 80×60).

ズムは複数の移動物体が存在し、物体同士が重なる場合にも物体を追跡することができ、有効であることがわかる.

サンプル 2 は歩行する人物を含む例である. サンプル 1 の場合と同様に特徴量を規格化し、マンハッタン距離の計算を行った結果を図 6(b) に示す. この例でも 2 人の人物が正しく検出されており、変形する物体を含む例でも提案アルゴリズムによる正しい検出が確認できた.

さらに、上記の例以外にも、衝突によって運動方向が急激に変化する場合、回転する物体を含む場合に対しても提案アルゴリズムによる検出が有効であることを確認した. 検証を行ったすべての場合で、最小マンハッタン距離検索による連想マッチング処理で正しい物体検出が可能であった. また、最小ユークリッド距離検索によるシミュレーションも行ったが、マンハッタン距離を用いる場合と同様の結果が得られた. これらは、30fps という高いフレームレートによってフレーム画像間の差が小さくなるため、比較的簡単な処理によって物体間の対応付けが可能となり、正確な検出が可能になったものと考えられる. より大規模な QVGA 画像に対しても実験を行い、提案アルゴリズムの有効性を確認した. 以上の結果から、提案アルゴリズムは画像間差分に基づくアルゴリズムでは困難である例に対しても、有効な物体検出アルゴリズムであることが結論できる.

3 提案する LSI アーキテクチャの構成

3.1 リアルタイム物体検出アーキテクチャ

提案アーキテクチャのブロック図を図 7 に示す. 画像分割セルネットワーク、画像分割セルネットワークの構成を利用して分割領域の特徴量を抽出・計算するブロック、連想メモリを利用して類似オブジェクト検索を行うブロック、およびこれらの回路を統括的に制御するための制御回路から成っている. 以下の小節において各ブロックの構成と動作について説明する.

(a) サンプル 1 における物体間のマンハッタン距離

	(1,1)	(1,2)	(1,3)	(1,4)		(2,1)	(2,2)	(2,3)	(2,4)
(2,1)	1	19	10	10	(3,1)	2	17	10	13
(2,2)	18	4	19	21	(3,2)	19	6	19	26
(2,3)	12	18	1	11	(3,3)	10	19	2	15
(2,4)	13	23	12	2	(3,4)	10	25	14	3

	(3,1)	(3,2)	(3,3)	(3,4)		(4,1)	(4,2)	(4,3)	(4,4)
(4,1)	2	17	12	10	(4,1)	2	10		
(4,2)	19	2	23	27	(4,2)	12	0		
(4,3)	10	21	2	14					
(4,4)	11	24	13	1					

(b) サンプル 2 における物体間のマンハッタン距離

	(1,1)	(1,2)		(2,1)	(2,2)		(3,1)	(3,2)	
(2,1)	1	12		(3,1)	2	13	(4,1)	2	10
(2,2)	12	1		(3,2)	11	2	(4,2)	12	0

図 6: サンプル 1, 2 における各物体間の類似度の指標としての距離の差 (マンハッタン距離) .




図 7: 物体検出アーキテクチャのブロック図 .

3.2 画像分割セルネットワーク

本研究で採用する画像分割アーキテクチャは、隣接画素間の類似度に対応する結合重みによって領域を成長させるセルネットワークベース画像分割アーキテクチャである [5, 6, 7] . 図 7 に示すように画像分割セルネットワークは各画素に対応するセル (黄色の) と画素間の類似度に対応する結合重みを保存する 2 種類の結合重みレジスタから構成され、領域成長型画像分割を行う .

画像分割セルネットワークの動作の概要を以下に示す [6] . セルは隣接 8 画素に対応するセルとの間の結合重みの和が或る閾値より大きい場合に領域成長の起点セルとなる . 各セルは、隣接セルが分割中の領域に属する時、それらのセルとの結合重みの和を計算し、それが閾値を超えている場合に同一領域に属すると判断する . これらの操作は全セル並列に、新しく領域に属するセルが無くなるまで行われる . その後、分割領域にラベル付けを行い一領域の分割が終了する . これらの操作を分割されていない起点セルが無くなるまで繰り返し画像分割が終了する . 提案物体検出アーキテクチャを実現するため、画像分割結果を特徴抽出回路へ出力するための




図 8: 分割領域の幅を検出する特徴量 (物体幅) 抽出回路 .

配線をセルネットワークに加えている .

3.3 特徴量抽出回路

図 8 に示す回路は、画像分割セルネットワークの構成を利用して、物体の x 方向の最小値と最大値を計算する回路である . セルネットワークの各セルが成長する領域に属すると判断した時に出力される信号に対して、列ごとに OR 演算を行った結果を入力とする . この回路は OR 演算の結果をレジスタに保存し、一領域の画像分割終了と同時に物体が存在する最小列 ($X_{min,x}$) および最大列 ($X_{max,x}$) を検出する . 結果はデコーダによって列番号の情報に変換して出力する .

同様の回路を y 方向にも配置し、物体が存在する最小および最大の行番号 ($Y_{min,y}, Y_{max,y}$) を計算する . 並行して分割領域に属するセルから出力される信号をカウントした後に加算し物体の面積を計算する .

3.4 特徴量計算回路

特徴量計算回路 (図 9) はレジスタ、加算器、減算器、シフトから構成され、特徴量抽出回路によって求めた物体情報から、8 個の特徴量 (面積、幅、高さ、 x 座標、 y 座標、RGB 色情報) を計算し連想マッチング処理回路へ出力する .

色情報は、特徴量抽出回路を再利用して、図 3 に示した 4 個の境界画素の輝度データを読み出し、4 画素の輝度値の平均を計算して物体の色情報とする . また、特徴量計算回路にはシフトを配置して各特徴量の規格化を実行する .

3.5 連想マッチング処理回路

連想マッチング処理回路は、最小距離検索連想メモリ [8, 9, 10] を用いて現フレームの一個の物体と前フレームのすべての物体との間で特徴量空間における類似オブジェクト検索 (最小距離検索) を行い、最も類似した参照データ (物体) を検索結果として出力する .

連想メモリは、メモリ機能に加えてメモリに格納されたデータの検索機能を備えた機能メモリである . 連想メモリは、検索機能の違いにより入力データと完全に一致する参照データを検索する完全一致型と入力データと最も類似した参照データを検索する最小距離検索型に分類することができる . 前節のシミュレーション結果から分かるように、連続画像中の物体の特徴量は照明条件の変化、物体同士の重なり等によってフレームごとに変化するため、連続したフレーム中でも物体の特徴量が完全一致することはない . そのため、最小距離検索連想メモリの使用が不可欠となる . そこで、提案アーキテクチャに搭載する連想メモリアーキテクチャとしては、入力データ (現フレームの一個の物体の特徴量) と参照




図 9: 特微量計算回路, 連想マッチング処理回路および動きベクトル・推定位置計算回路。




図 10: 提案アーキテクチャにおける処理フロー．物体ごとのパイプライン処理が可能である。

データ（前フレームの物体特微量）の間の距離を全並列に計算し、計算された距離信号の中から最小距離を持つデータを瞬時に検索する機能を実現したデジタル・アナログ融合方式の全並列型連想メモリアーキテクチャを用いる [8, 9, 10]。

3.6 動きベクトル・推定位置計算回路

動きベクトル・推定位置計算回路は加算器および減算器から構成され、現フレームの注目物体、および注目物体と同定された前フレーム内の物体の座標データから動きベクトルを計算し、連想マッチング処理回路で使用される次フレームにおける推定位置を計算する回路である。特微量計算回路によって計算された現フレームにおける座標から前フレームにおける座標を減算し動きベクトルを求める。最後に、現フレームにおける座標に動きベクトルを加算して推定位置を計算する。

4 提案アーキテクチャ性能見積もり

提案アーキテクチャを LSI によって実現した場合の処理速度とチップ面積の見積もりを示す。対象とする画像サイズは、シミュレーションによって数個の物体の運動を検出できる最小のサイズであると判断した 80×60 画像とした。

4.1 処理速度の見積もり

提案アーキテクチャによる処理時間の見積もりを行い、30fps のリアルタイム処理の可能性を判断する。

図 10 に提案アーキテクチャの処理フローを示す。画像が入力されると、画像分割を行うために重み変換回路によって結合重み計算と領域成長の起点となるセルを決定し、結果を画像分割セルネットワークへ転送する。転送終了までに、動作周波数 20MHz の場合、 $48\mu\text{sec}$ 必要となる。

次に画像分割処理を行う。 80×60 画像を画像分割するために必要な処理時間は、これまでに 350nm CMOS 技術により試作したチップの測定結果から、 $200\mu\text{sec}$ （動作周波数 20MHz の場合）と見積もることができる [7]。提案アーキテクチャでは、一つの物体の画像分割が終了した後、その物体の 8 個の特微量が特微量保存回路に保存されるまで次の領域の分割処理開始を待つようにしており、図 10 に示すようにパイプライン処理が可能である。面積計算には、分割終了後、画像分割セルを走査し分割領域に属するセル数をカウントしなければならないため、これが特微量計算におけるクリティカルパスとなる。これより、セルネットワークの構成を利用した面積計算法と必要なクロックサイクル数は

- (1) 画像に対して列並列に分割領域の画素数をカウントするために最悪ケースで 80 サイクル、
 - (2) カウントした画素数をシリアルに加算して面積を計算するために 60 サイクル、
- となるため、画像全体では 1 物体につき 140 サイクルの間、画像分割処理を止める必要が生じることを考慮する。これは動作周波数 20MHz では、 $7\mu\text{sec}$ に相当する。

連想メモリによる全並列最小マンハッタン距離検索に必要な処理時間は 350nm CMOS 技術により設計された全並列最小マンハッタン距離検索連想メモリ（メモリ構成 128 行 80 列）の HSPICE シミュレーションから、 190nsec 以下と見積もることができる [8, 9]。

処理時間の見積もり、および分割領域の数と処理時間の関係を表したグラフを図 11 に示す。ただし、特徴抽出回路、推定位置計算回路および制御回路の動作に必要な処理時間は、それらが数サイクルで行われるために記載していない。これらの結果から、提案アーキテクチャを LSI 実装すれば、入出力や制御のオーバーヘッドを考慮しても、20MHz の動作周波数で 4000 個以上もの物体の 33msec 以下のリアルタイム物体検出が可能となる。したがって、 80×60 画像中の「意味のある情報」を持つ物体はすべて検出できると考えられる。


より大規模な画像に対してもリアルタイム処理は可能である。例えば、同様の計算によって QVGA 画像中の 1000 個程度の物体の 33msec 以下の動き検出も可能であると見積もることができる。以上のように、提案アーキテクチャは処理速度の点で非常に優れたものとなっており、検出結果を利用して更に高度な知的情報処理を実現できる将来性を備えている。

4.2 チップ面積の見積もり

提案アーキテクチャの動作検証を行うため、ハードウェア記述言語 Verilog-HDL を用いて 80×60 画素を搭載する物体検出回路の設計をおこなった。LSI 実装を行った場合の各主要回路が占める面積を見積もるため、VDEC で提供されている 3 層配線 350nm のスタンダードセルライブラリを用いて論理合成を行った。ただし、大きな面積を占める画像分割セルネットワークについては、論理合成結果とこれまでに試作したチップのデータ [7] を用いて、フルカスタム設計を行う場合の面積を見積もった。連想メモリに関しては、フルカスタム設計された連想メモリテストチップ [8, 9] の面積から、

結合重み計算 リダセル決定	画像分割	特徴量抽出・計算 (1物体あたり)	最小距離検索
48 μ sec	200 μ sec	7 μ sec	<0.19 μ sec

(a) 80×60画像の動き検出の処理時間の見積もり



(b) 画像中の物体数と処理時間の関係 (20MHz動作の場合)

図 11: 提案アーキテクチャによる 80×60 画像処理時間の見積もり, および分割領域数と処理時間の関係 (20MHz の動作を仮定した場合) .

表 1: 回路面積の見積もり (350nm CMOS) .

回路	面積 (mm ²)
重み変換回路 (前処理回路)	2.97
画像分割セルネットワーク	124.22
特徴量抽出・計算回路	0.41
連想メモリ (200 行 37 列)	6.48

80×60 画像の処理に合わせたメモリサイズの回路面積を見積もった. 表 1 に示すように, 350nm 技術による設計で回路面積は 140mm² 以下になる. また, 180nm 技術を使用すれば, これらの回路を 36mm² 以下の面積に実装可能と見積もることができる.

より大規模な画像を処理する有効な方法として, 入力画像をあらかじめ複数の小規模な画像に分割し, それぞれを画像分割後に結果を統合する Subdivided-Image-Approach (SIA) を提案している [7]. SIA を用いると, たとえば 41×33 画素搭載の小規模な回路を用いて大規模な VGA 画像のリアルタイム画像分割処理が実現できる [7]. あるいは, 大規模画像から「意味のある情報」を持った領域を抽出するために, 入力画像を 80×60 画像にサイズ変換を行った後で, 小規模回路による動き検出処理を行い, 検出結果を元の入力画像に対応付けることも有力な手段であると考えている.

5 まとめ

本研究では, 画像分割セルネットワークによるリアルタイム画像分割処理と連想メモリによる最小距離検索を融合することで, リアルタイム処理が実現可能な物体検出 LSI アーキテクチャを提案した.

提案アルゴリズムを検証するために, MATLAB を用いて 30fps 時系列画像に対するシミュレーションを行い, 提案アルゴリズムは, 差分に基づくアルゴリズムでは検出困難な例に対しても正しい検出が可能であることを確認した.

集積回路によってリアルタイム物体検出を実現するため, 我々の研究グループによって既に開発されている, セルネッ

トワークベース画像分割アーキテクチャと最小距離検索連想メモリアーキテクチャを利用した物体検出アーキテクチャを提案した. また, 画像分割結果からセルネットワークの構成を利用して, 物体の面積, サイズ, 位置, 色情報の計 8 個の特徴量を計算する回路構成, および特徴量空間において前フレーム中すべての物体との間で最小距離検索による類似オブジェクト検索を行い物体認識を行うアーキテクチャを提案した. さらに, 350nm CMOS 技術により試作されている画像分割セルネットワークと最小マンハッタン距離検索連想メモリの測定・シミュレーション結果をもとに, 提案アーキテクチャによる処理時間を見積もり, 20MHz の動作周波数で 80×60 画像中の物体のリアルタイム検出が可能であるという結論を得た. また, 提案アーキテクチャは 80×60 画像分割セルネットワークと連想メモリを 180nm CMOS 技術によりフルカスタム設計することによって, 1 チップ上を実現可能であるとの結論を得た.

今後は, FPGA 実装によって提案アーキテクチャの動作検証を行った後, 180nm CMOS 技術による 80×60 画像に対するテストチップ設計を計画している. 課題としては, さらに大規模な画像による物体検出を小面積回路で実現するためのアーキテクチャの提案や自然画像中の物体検出を目指して画像分割をさらに向上させることが挙げられる.

参考文献

- [1] 松山隆司, 久野義徳, 井宮淳, “コンピュータビジョン: 技術評論と将来展望”, pp. 138–146, 1998.
- [2] C. R. Wren *et al.*, “Pfinder: real-time tracking of the human body,” *IEEE Trans. Pattern Analysis and Machine Intelligence*, Vol. 19, No. 7, pp. 780–785, 1997.
- [3] H. Kimura and T. Shibata, “Simple-architecture motion-detection analog V-chip based on quasi-two-dimensional processing,” *Extended Abstracts of the 2002 International Conference on Solid State Devices and Materials*, pp. 240–241, 2002.
- [4] S. W. Seol *et al.*, “An automatic detection and tracking system of moving objects using double differential based motion estimation,” *Proc. of International Technical Conference on Circuits/Systems, Computers and Communications*, pp. 260–263, 2003.
- [5] 森本高志, 他, “知能情報処理のためのリアルタイム画像分割処理アーキテクチャ,” 第 4 回 LSI IP デザイン・アワード 開発奨励賞, 2002.
- [6] T. Morimoto *et al.*, “Efficient video-picture segmentation algorithm for cell-network-based digital CMOS implementation,” *IEICE Transactions on Information and Systems*, Vol. E87-D, No. 2, pp. 500–503, 2004.
- [7] T. Morimoto *et al.*, “Digital low-power real-time video segmentation by region growing,” *Extended Abstracts of the 2004 International Conference on Solid State Devices and Materials*, pp. 138–139, 2004.
- [8] Y. Yano *et al.*, “Fully-parallel nearest Manhattan-distance search memory with large reference-pattern number,” *Extended Abstracts of the 2002 International Conference on Solid State Devices and Materials*, pp. 254–255, 2002.
- [9] 矢野祐二, 他, “高速・小面積・低消費電力の最小ハミング/マンハッタン距離検索連想メモリマクロ,” 第 6 回 LSI IP デザイン・アワード IP 賞, 2004.
- [10] T. Koide *et al.*, “Bank-type associative memory for high-speed nearest Manhattan distance search in large reference-pattern space,” *Extended Abstracts of the 2004 International Conference on Solid State Devices and Materials*, pp. 360–361, 2004.