米Qualcomm Technologies社は、図研のボード/パッケージ設計用EDAツール「CR-8000 Design Force」を導入して、モバイルSoCのパッケージ設計フローを変革した。Qualcomm Technologiesが「ZUKEN Innovation World 2016」（10月13日と14日に横浜市で開催）の講演で発表した。
登壇したのは、Qualcomm TechnologiesのAswani Kurra氏（Sr. Engineer, IC Package Engineering）とTerence Cheung氏（Staff Engineer, IC Package Engineering）である。
Aswani Kurra氏（左）とTerence Cheung氏（右） 日経エレクトロニクスが撮影。
[画像のクリックで拡大表示]
Cheung氏によれば、スマートフォンの電池容量は、SoC（アプリケーションプロセッサー）のパッケージ寸法で決まるという。例えば、パッケージの幅が1mm大きくなると、電池横のボードの幅が1mm大きくなり、その分、電池の幅を狭くせざるを得ない。結果として、容量の少ない電池がスマホに搭載されることになる。
パッケージ寸法が電池容量を決める Qualcomm Technologiesのスライド。
[画像のクリックで拡大表示]
このため、以前から、SoCのパッケージを寸法を小さくする努力がなされてきたが、ICのレイアウト設計者とパッケージ設計者の間で何度も設計が行き来するという課題があった。バンプの設計や再配線の設計は、ICのレイアウト設計用EDAで行われていたためだ。パッケージ設計者がICのレイアウト設計者にバンプや再配線の仕様を伝え、それをICのレイアウト設計者がIC用のEDAで作業をしていた。IC設計者はパッケージ設計の専門家ではないため、パッケージ設計者が期待した結果にならないことが多かったようだ。
以前のバンプ/再配線設計フロー ICレイアウト設計とパッケージ設計の間で、何度もやり直しが発生していた。Qualcomm Technologiesのスライド。
[画像のクリックで拡大表示]
