英ARM社は、データセンターのサーバーやストレージ、HPC（High Performance Computing）、ネットワークインフラ機器などで使うSoC/ICに向けた、オンチップインターコネクトIPコアとメモリーコントローラーIPコアの新製品を発表した（ニュースリリース）。前者の製品名は「ARM CoreLink CMN-600 Coherent Mesh Network」、後者は「ARM CoreLink DMC-620 Dynamic Memory Controller」である。
オンチップインターコネクトIPのCMN-600は、「AMBA 5 CHI」（日経テクノロジーオンライン関連記事1）インターフェースを備える、「ARMv8-A」（同関連記事2）アーキテクチャーのCPUコアをベースにしたSoC/ICを対象にする。CMN-600は、CoreLink CCI（Cache Coherent Interconnect）、CoreLink CCN（Cache Coherent Network）に続く、ARMにとってのキャッシュコヒーレンシーを担保した第3世代の「CoreLink」インターコネクトIPコアになる。前世代のインターコネクトIPコアに比べてスループットは5倍、レイテンシーは半分になるという。1Tバイト/秒以上の伝送速度を提供可能だとする。
最大で32個のCPUコアクラスター向けのコヒーレントポートを持ち、最大で128個のARMv8-AアーキテクチャーのCPUコアを接続するメッシュネットワークを構成できる。"アジャイル"（インテリジェントな割り付けが可能）な共有キャッシュメモリーを0～128Mバイト持つことが可能で、レイテンシーの削減に効くとする。最小構成の場合のチップ面積は1mm2だという。ARMのツール（ソフトウエア）の「ARM CoreLink Creator」や「ARM Socrates DE」（同関連記事3）を使うことで、CMN-600の構成を設定/最適化したり、メッシュネットワークのRTL（Register Transfer Level）の設計データを自動生成したりできる。
