• BPnet
  • ビジネス
  • IT
  • テクノロジー
  • 医療
  • 建設・不動産
  • TRENDY
  • WOMAN
  • ショッピング
  • 転職
  • ナショジオ
  • 日経電子版

HOMEエレクトロニクス電子デバイス > センシングを目指せ! 次世代CMOSイメージセンサー続々

ニュース

センシングを目指せ! 次世代CMOSイメージセンサー続々

2016 Symposium on VLSI Circuitsがホノルルで開催

  • 廣瀬 裕=VLSI Symposia委員
  • 2016/06/22 12:07
  • 1/3ページ

 従来 、CMOSイメージセンサー(CIS)の性能(画質、動作速度等)は、画素微細化によって向上してきた。しかし、最近は、単なる微細化による発展(Evolution)に限界が見えてきたことから、新たな性能向上の軸が求められている。

 「2016 Symposium on VLSI Circuits」(2016年6月13日~17日に米ホノルルで開催)の「Plenary Session 1.2」で、ソニーの野本 哲夫氏は同社におけるCISの開発について語った。すなわち、光検出画素部がより多機能な回路部と融合する将来像を見据えて、裏面照射(BSI)技術と3D積層化技術の導入を図った。そして、新たな性能向上に対する軸を次のように定めた。すなわち、従来の2D画像入力機能に、高ダイナミックレンジ化(DR軸)、高時間分解能(Temporal軸)を付加した「2D+α軸」を標準の性能軸とした。さらに「Image Quality」軸での画質向上と「Usability」軸におけるデータ利用の向上を推進し、CISの次の目標は「Accelerating Sensing World」だと提案した。

 野本 氏のPlenary Sessionにおける提案に応えるかのような講演をSession 21の「Advanced Imagers」で4機関が行った。それぞれ高速、広ダイナミックレンジ、低消費電力、認識機能をテーマにした報告があった。

高速8倍スローの4Kセンサー

 4機関のうちソニーは、高速で広ダイナミックレンジ、かつ高機能なセンサーを発表した(講演番号 21.1。この発表は2016 Symposium on VLSI Circuitsの主催委員会によって、特に優れた発表に選出された)。同社は画素部を含む基板をアナログ回路と位置付けて、A-D変換回路の比較器までを1枚の基板として作製した。そして、A-D変換回路のカウンターから後段のデジタル回路を別の基板として作製し、2つの基板を40μmピッチのバンプ接合により積層した。こうして、アナログ部とデジタル部を分離した低ノイズ高速並列A-D変換と高速(4.752Gビット/秒/チャネル)なSLVS-EC (Scalable Low Voltage Signaling with Embedded Clock)出力を実現した。

 また、カラムA-D変換回路のゲインスロープを被写体の明るさに適応して選択する回路を設けて、従来は犠牲になっていた撮像速度を低減することなく広ダイナミックレンジ撮像を可能にした。デバイス構造は、グローバルシャッター性能を実現するために、十分に遮光された画素内メモリーが必要なことから、同社のデバイスとしては珍しく表面照射型である。講演最後では、眩しい太陽光の下、雪上を高速で走るスノーモービルをスローモーション撮像した動画が示され、完成度の高さがうかがわれた。

おすすめ

あなたにおすすめ