中央大学 理工学部 教授の竹内健氏のグループは、大容量で低コストの3ビット/セルの多値技術を利用したフラッシュメモリー、いわゆるTLC（triple level cell）フラッシュメモリーについて、信頼性の向上と高性能化を図る技術を開発した（図1）。読み出しに伴うエラーを85％削減し、読み出し可能な回数を6.7倍に増加させることに成功した。今回、データの特徴（アクセス頻度など）をメモリーが自動的に判別し、データを特徴別に異なるメモリー領域に格納し、最適な読み出し電圧を印加することにより、読み出しに伴うエラーの削減と読み出し可能回数の増加を可能にしている。2016年6月13～16日にホノルルで開催される「IEEE Symposium on VLSI Technology」で発表する。
この記事は会員登録で続きをご覧いただけます
-
会員の方はこちら
ログイン -
登録するとマイページが使えます
今すぐ会員登録（無料）
日経クロステック登録会員になると…
・新着が分かるメールマガジンが届く
・キーワード登録、連載フォローが便利
さらに、有料会員に申し込むとすべての記事が読み放題に！
春割キャンペーン実施中！
＞＞詳しくは
日経クロステックからのお薦め
日経BP 総合研究所がお話を承ります。ESG／SDGs対応から調査、情報開示まで、お気軽にお問い合わせください。
ブランド強化、認知度向上、エンゲージメント強化、社内啓蒙、新規事業創出…。各種の戦略・施策立案をご支援します。詳細は下のリンクから。
「デジタル＆ソリューション」をキーワードに、多様な事業を展開しています。
日経BPは、デジタル部門や編集職、営業職・販売職でキャリア採用を実施しています。デジタル部門では、データ活用、Webシステムの開発・運用、決済システムのエンジニアを募集中。詳細は下のリンクからご覧下さい。
